1、第3章 微型機(jī)的中央處理器CPU,性能指標(biāo) 關(guān)鍵技術(shù) 功能結(jié)構(gòu) 發(fā)展趨勢,CPU中央處理器 MPU微處理器 Intel 4004（4位） 8080、Z80微機(jī)（8位） IBM PC簡稱PC（Personal Computer） 16位 Intel 8088（8086的簡化版） 表31,第3章 微型機(jī)的中央處理器CPU,3.2 CPU的主要技術(shù)參數(shù),位、字節(jié)和字長 時(shí)鐘頻率 主頻、外頻和倍頻、 超頻運(yùn)行 L1和L2 Cache的容量和速率 擴(kuò)展指令集 工作電壓 總線寬度 地址總線寬度、數(shù)據(jù)總線寬度 制造工藝,3.2.1 位、字節(jié)和字長,位： 二進(jìn)制位，“0”或“1”。 字節(jié)：8位二進(jìn)制位 字：

2、兩個(gè)字節(jié) 字長：CPU一次處理的二進(jìn)制數(shù)的位數(shù)，常見的有1、4、8、16、32、64位。,3.2.2 時(shí)鐘頻率,時(shí)鐘頻率：周期性脈沖信號的頻率，單位Hz。 主頻：工作頻率，CPU內(nèi)核的實(shí)際運(yùn)行頻率。 外頻：前端總線頻率或系統(tǒng)總線時(shí)鐘頻率，由主板提供的時(shí)鐘頻率，是內(nèi)存等的工作頻率。 倍頻系數(shù)：主頻=外頻倍頻系數(shù)（486DX2）,超頻運(yùn)行：使CPU工作在高于額定工作頻率,3.2.3 L1和L2 Cache的容量和速率,L1和L2 Cache的容量和工作速率對提高微機(jī)速度起關(guān)鍵作用 L2 Cache對提高運(yùn)行圖形處理較多的軟件速度有顯著作用,3.2.4 CPU擴(kuò)展指令集,增強(qiáng)CPU的多媒體、圖形、圖

3、像和Internet等的處理能力。 Intel MMXMulti Media eXtended ，多媒體擴(kuò)展 SSEStreaming-Single instruction multiple data(SIMD)-Extensions ，單指令多數(shù)據(jù)流擴(kuò)展 SSE2、SEE3 AMD 3DNow!3D no waiting Enhanced 3DNow!,3.2.5 工作電壓,CPU正常工作所需的外加電壓，電壓越低功耗越小、運(yùn)行速度越高。 早期（286486時(shí)代）一般為5V，CPU的發(fā)熱量大，壽命短。 近年來CPU的工作電壓有逐步下降的趨勢 一般CPU工作電壓低于3V，有的已低于2V。 筆記本

4、專用CPU工作的電壓更低，1.2V。,3.2.6 地址總線寬度、數(shù)據(jù)總線寬度,地址總線寬度可訪問的物理地址空間 如：32根地址線的尋址能力為4GB（232B） 數(shù)據(jù)總線寬度與二級高速緩存、內(nèi)存和I/O設(shè)備間一次數(shù)據(jù)傳輸?shù)奈粩?shù),28=256 210=1K 216=65536=64K 220=1M 230=1G 232=22230=4G,3.2.7 制造工藝,線寬芯片上最基本功能單元（門電路）的寬度，也是連線的寬度，目前采用銅連線 。 第一代奔騰 CPU為0.35微米，266Mhz PII和賽揚(yáng)為0.25微米，450Mhz 銅礦核心的奔騰為0.18微米，1.13Ghz Northwood核心的奔騰

5、4 CPU為0.13微米 Prescott核心的奔騰4 CPU為0.09微米 目前為65納米,3.3 提高CPU性能的先進(jìn)技術(shù),3.3.1 流水線與超標(biāo)量結(jié)構(gòu) 指令的執(zhí)行過程： 取指令FI：從內(nèi)存讀取這條指令。 譯碼D：將指令翻譯成操作命令。 取操作數(shù)FO：從內(nèi)存中讀取執(zhí)行該條指令所需的操作數(shù)。 執(zhí)行指令E：CPU個(gè)部件實(shí)際執(zhí)行這條指令。 回寫W：將執(zhí)行的結(jié)果送回內(nèi)存或寄存器中。,取指令FI,流水線指令的執(zhí)行過程,流水線（pipeline）,在486中首次使用 在CPU中由不同功能的電路單元組成一條指令處理流水線，將一條X86指令分解后由這些電路單元分別執(zhí)行。 目前，CPU的流水線已長達(dá)幾十級

6、,流水線（pipeline）,流水線的問題 相關(guān) 后面的指令需用前面指令的運(yùn)行結(jié)果 解決的方法：亂序執(zhí)行在兩條相關(guān)指令中插入不相關(guān)的指令 轉(zhuǎn)移 條件轉(zhuǎn)移 解決的方法：分支預(yù)測，在沒有得到結(jié)果之前預(yù)測下一條需執(zhí)行的指令，目前能達(dá)到90%以上的正確率。,超標(biāo)量技術(shù)（superscalar）,Pentium是Intel家族中最早采用超標(biāo)量結(jié)構(gòu)的處理器 CPU中有一條以上的流水線 CPU集成了多個(gè)ALU、多個(gè)FPU、多個(gè)譯碼器，以并行處理的方式來提高性能。,3.3.2 高速緩存（Cache）技術(shù),CPU的運(yùn)算速度與主存的讀寫速度不匹配 在CPU與主存間加入容量較小、與CPU速度相當(dāng)?shù)腟RAM（靜態(tài)存儲(chǔ)

7、器） Cache儲(chǔ)存了主內(nèi)存的映象，通過訪問Cache 來完成數(shù)據(jù)的讀寫。 Cache全部技術(shù)由硬件實(shí)現(xiàn)，對應(yīng)用程序和系統(tǒng)程序員均透明。,1.Cache的實(shí)現(xiàn)原理,Cache的工作原理是基于程序訪問的局部性 時(shí)間局部性：如果一個(gè)存儲(chǔ)項(xiàng)被訪問，則可能該項(xiàng)會(huì)很快被再次訪問。 空間局部性：如果一個(gè)存儲(chǔ)項(xiàng)被訪問，則該項(xiàng)及其鄰近的項(xiàng)也可能很快被訪問。 Instruction Cache（指令緩存）和Data Cache（數(shù)據(jù)緩存）,Cache的工作原理,Cache的命中率,命中率：命中的訪問次數(shù)和總訪問次數(shù)之比 命中時(shí)間：訪存Cache 失效率：失效的訪問次數(shù)和總訪問次數(shù)之比 失效時(shí)間：訪問存儲(chǔ)器 Ca

8、che的容量 大：命中率高、命中時(shí)間長 當(dāng)超過一定值后，命中率隨容量的增加并不會(huì)有明顯地增長 小：命中率低；命中時(shí)間短。,Cache系統(tǒng)須解決的三個(gè)問題,1. 定位問題 處理器按主存地址訪問存儲(chǔ)器 通過主存Cache地址映象機(jī)構(gòu)判定該地址的存儲(chǔ)單元是否在Cache中 如果在（命中），按Cache地址訪問Cache。 2. 替換問題 不命中時(shí)，要從主存儲(chǔ)器調(diào)入數(shù)據(jù)到Cache 若Cache滿，則按某種算法將Cache中的某一塊替換出去，并修改有關(guān)的地址映象關(guān)系。,Cache系統(tǒng)須解決的三個(gè)問題,3. 數(shù)據(jù)一致性（ Cache與主存儲(chǔ)器數(shù)據(jù)一致性） Cache內(nèi)的數(shù)據(jù)經(jīng)過運(yùn)算后比主存儲(chǔ)器的數(shù)據(jù)新

9、何時(shí)將Cache 中得到的結(jié)果寫到主存儲(chǔ)器中,2.Cache的基本結(jié)構(gòu)與地址映象方式,Cache通常由相聯(lián)存儲(chǔ)器實(shí)現(xiàn) 訪問相聯(lián)存儲(chǔ)器時(shí)，將地址和每一個(gè)標(biāo)簽進(jìn)行比較，對標(biāo)簽相同的存儲(chǔ)塊進(jìn)行訪問。,Cache的組成,Cache的地址映象與變換,1. 完全相聯(lián)法（全相聯(lián)映象）,主存塊可映象到任何Cache塊 當(dāng)Cache塊全部裝滿后才會(huì)出現(xiàn)塊沖突 命中率高、命中時(shí)間長,Cache的地址映象與變換,2. 直接映象法 主存塊映象到Cache中指定的塊 更新數(shù)據(jù)，原塊將無條件地被替換。 命中率低、命中時(shí)間短。,Cache的地址映象與變換,3. 組相聯(lián)法（組相聯(lián)映象）,將存儲(chǔ)空間分成若干組 組采用直接映象

10、組內(nèi)各塊采用全相聯(lián)映象,3.Cache與DRAM存取策略,讀方式： 貫穿讀出式(Look Through) 旁路讀出式(Look Aside) 寫方式： 寫回式(Copy Back) 全寫式(Write Through),貫穿讀出式(Look Through),數(shù)據(jù)請求先送到Cache，不命中再將數(shù)據(jù)請求傳給主存。 降低了對主存的訪問次數(shù)，但延遲了對主存的訪問時(shí)間。,旁路讀出式(Look Aside),同時(shí)向Cache和主存發(fā)出請求，命中后切斷對主存的請求 對主存訪問無延遲，但占用總線。,寫回式(Copy Back),寫操作時(shí)信息只寫入Cache，當(dāng)替換時(shí)才將改寫過的Cache塊送回主存。 復(fù)

11、雜，數(shù)據(jù)一致性的問題，效率高,全寫式(Write Through),寫操作時(shí)，信息同時(shí)寫入Cache和主存。 簡單，寫主存速度低、占用總線，效率低。,寫一次式,第一次為全寫式，以后采用寫回式 數(shù)據(jù)一致性與效率間的平衡,PC中的Cache技術(shù)的實(shí)現(xiàn),4.Cache的替換策略,先進(jìn)先出（First In First Out，F(xiàn)IFO） 依據(jù)是數(shù)據(jù)在Cache中的時(shí)間，而不是其在Cache中的使用情況 最不經(jīng)常使用（Least Frequency Used，LFU） 被替換的是兩次替換間隔內(nèi)CPU訪問次數(shù)最少的。 近期最少使用（Least Recently Used，LRU），替換在近段時(shí)間里，被C

12、PU訪問次數(shù)最少的，是LFU的拓寬，目前最優(yōu)秀的。,5.Cache的分級體系設(shè)計(jì),微處理器性能=k(f1/CPI(1H)N) K：比例常數(shù) f：工作頻率 CPI：每條指令執(zhí)行需要的周期數(shù) H：Cache的命中率 N：存儲(chǔ)周期數(shù)。 提高處理器的性能 提高工作頻率 提高指令級的并行度 提高Cache的命中率,5.Cache的分級體系設(shè)計(jì),80%,16%,4%,5.Cache的分級體系設(shè)計(jì),L1 Cache為內(nèi)置（即在CPU內(nèi)部）一般采用SRAM，容量有加大的趨勢。 L2 Cache有內(nèi)置和外置兩種，內(nèi)置與CPU同步工作，外置一般與CPU實(shí)現(xiàn)緊密耦合，如果CPU與L2 Cache集成在單芯片上，的耦

13、合效果可能更佳。 如CPU內(nèi)已有L1和L2 Cache，主板上的稱為L3 Cache。,3.3.4 擴(kuò)展指令集,從P MMX開始，Intel和AMD的處理器在X86指令集的基礎(chǔ)上各自開發(fā)了擴(kuò)展指令集。 包含對多媒體、3D處理等方面的支持 需有必要的軟件支持,1. MMX技術(shù),是SIMD 技術(shù)在奔騰的具體實(shí)現(xiàn) 向下兼容與已有的操作系統(tǒng)和軟件 處理定點(diǎn)數(shù)據(jù) MMX技術(shù)核心 4種新的數(shù)據(jù)類型 8個(gè)64位寬的MMX寄存器 57條新指令,MMX技術(shù)的主要特點(diǎn),1. “SIMD”型指令 一條指令可處理多個(gè)數(shù)據(jù) 2.“飽和運(yùn)算” 當(dāng)運(yùn)算結(jié)果超出最大值時(shí)按最大值運(yùn)算 當(dāng)運(yùn)算結(jié)果低于最小值時(shí)按最小值運(yùn)算 3.“

14、積和運(yùn)算” 執(zhí)行：乘法運(yùn)算+加法運(yùn)算,MMX的SIMD,X=(1, 2, 3, 5, 8, 9, 0, 5),Y=(1, 2, 3, 5, 8, 9, 5, 7),Z=(2, 4, 6, 10,16,18,5,12),+ + + + + + + +,MMX的“飽和運(yùn)算”,原信號波形 (無符號數(shù)),原信號波形經(jīng)過非飽和運(yùn)算放大,原信號波形經(jīng)過飽和運(yùn)算放大,MMX的“積和運(yùn)算”,63 48 47 32 31 16 15 0,3. “3D NOW!”技術(shù),AMD公司推出 第一種3D 加速指令集 “SIMD” 加速對象是的浮點(diǎn)運(yùn) 算 主要針對三維建模、坐標(biāo)變換和效果渲染等 Enhanced 3DNow

15、!指令集,2. SSE技術(shù),最先運(yùn)用于P III系列 提高處理器浮點(diǎn)性能 提升圖像處理、浮點(diǎn)運(yùn)算、3D運(yùn)算、多媒體處理等應(yīng)用能力 與3DNow!不兼容 包含了3DNow!中的絕大部分功能，從軟件實(shí)際運(yùn)行效果來看SSE比3D Now！更勝一籌。,4. SSE2和SSE3技術(shù),SSE2和SSE3指令集主要用于P 4系列 SSE2包括：SSE和MMX SSE3劃分為五個(gè)應(yīng)運(yùn)層 數(shù)據(jù)傳輸命令 數(shù)據(jù)處理命令 特殊處理命令 優(yōu)化命令 超線程性能增強(qiáng) 超線程性能增強(qiáng)是一種全新的指令集，它可以提升處理器的超線程的處理能力，大大簡化超線程的數(shù)據(jù)處理過程，使處理器能更加快速地進(jìn)行并行數(shù)據(jù)處理。,3.3.5 64位

16、體系,64位計(jì)算：64位的處理器、操作系統(tǒng)和軟件 64位計(jì)算的主要優(yōu)點(diǎn) 快速進(jìn)行更大范圍的整數(shù)運(yùn)算 例：64位加法：Z=X+Y 32位實(shí)現(xiàn) ZL32 = XL32 +（半加ADD）YL32 ZH32 = XH32 +（全加ADC）YH32 64位實(shí)現(xiàn) Z = X +（半加ADD）Y 可以支持更大容量的內(nèi)存（一般為64位地址）,3.3.5 64位體系,兼容X86的64位的主流技術(shù) AMD的AMD64（X86-64、AMD64 ISA） ISA：Instruction Set Architecture Intel的EM64T（IA32Extension） IA：Intel Architecture

17、 EM64T：Extended Memory 64 Technology,IA-64,HP和Intel合作開發(fā) 不兼容現(xiàn)在的X86 32位處理器。 RISC和VLIW（超長指令字）的結(jié)合起來，采用EPIC（Explicitly Parallel Instruction Computing ）技術(shù)，定義了新的64位ISA。 Itanium（安騰）系列,1. AMD 64位技術(shù),兼容32位X86軟件 支持64位長模式（Long Mode）和16/32位傳統(tǒng)模式（Legacy Mode） 新增幾組CPU寄存器提供更快的執(zhí)行效率 Athlon（速龍）64、FX和Opteron（皓龍）系列,2. Int

18、el 64位技術(shù)（EM64T）,兼容32位X86軟件 支持IA-32擴(kuò)展模式（IA-32e mode）和傳統(tǒng)IA-32模式（legacy IA-32 mode） Xeon、P4 6和P4 EE系列,3.3.6 超線程技術(shù)（HT）,CPU性能的提升，可以有多種不同的方法： 1、提高時(shí)鐘速率 2、充分利用處理器資源 采用超級流水線 分支預(yù)測 超標(biāo)量 容量更大的高速緩存 3、超線程技術(shù)（Hyper-Threading，HT） Intel處理器技術(shù)的重要里程碑,3.3.6 超線程技術(shù)（HT）,3.3.6 超線程技術(shù)（HT）,分配線程 支持HT的操作系統(tǒng)將一個(gè)P4“視作”兩個(gè)虛擬（邏輯）處理器，為每個(gè)虛

19、擬處理器分配一個(gè)線程。 分配資源 在兩個(gè)虛擬處理器間分配執(zhí)行資源（高速緩存、執(zhí)行單元和總線等），充分利用閑置資源。 多個(gè)線程同步執(zhí)行 在多任務(wù)環(huán)境中，HT處理器可提高軟件性能 在多處理器環(huán)境中運(yùn)行的Windows應(yīng)用程序可在基于HTP4系統(tǒng)中運(yùn)行,3.3.6 超線程技術(shù)（HT）,1、支持HT的Intel P4 2、支持HT的Intel芯片組 3、BIOS支持HT并被設(shè)為開啟狀態(tài) 4、針對HT而進(jìn)行了優(yōu)化的操作系統(tǒng) Windows XP（Professional/Home），Intel建議為Windows XP Professional選擇SP1。 Red Hat Linux 9（Profess

20、ional/Personal）、Red Flag Linux Desktop 4.0、SuSe Linux 8.2（Professional和Personal）和COSIX Linux 4.0。 5、針對HT的軟件,3.3.7 多核心技術(shù)雙核心,是CMP（Chip Multi Processors，單芯片多處理器）中最基本、最簡單、最容易實(shí)現(xiàn)的一種類型 在一塊CPU基板上集成兩個(gè)處理器核心，并通過并行總線將各處理器核心連接起來。 處理器的運(yùn)行起來象是一個(gè)雙處理器架構(gòu)，但實(shí)際上只是一個(gè)單處理器架構(gòu)。 軟件必須進(jìn)行專門的設(shè)計(jì)才能夠充分利用多個(gè)核心,3.3.7 多核心技術(shù)雙核心,3.3.7 多核心技

21、術(shù)雙核心,3.3.7 多核心技術(shù)四核心,3.3.7 多核心技術(shù)四核心,迅馳（Centrino）移動(dòng)計(jì)算技術(shù),構(gòu)使筆記本更輕、更薄、更省電、功能更強(qiáng) 不只是一個(gè)CPU，是一套具備無線技術(shù)網(wǎng)絡(luò)的移動(dòng)系統(tǒng)!,P M 855芯片組 PRO/Wireless 2100無線網(wǎng)絡(luò)接入適配器,酷睿2處理器移動(dòng)版本平臺(tái),3.4 CPU的封裝與接口類型,3.4.1 CPU的封裝 封裝是集成電路芯片的外殼，是制造的最后一步也是最關(guān)鍵的一步。 作用 安放、固定、密封、保護(hù)芯片和增強(qiáng)導(dǎo)熱性 與外部電路的連接 封裝材料 Organic有機(jī) Ceramic陶瓷 Plastic塑料,3.4.1 CPU的封裝,DIP（Dual

22、 In-line Package） LCC（Leaded Chip Carrier）,3.4.1 CPU的封裝,QFP（Quad Flat Pockage）,3.4.1 CPU的封裝,SECC（Single Edge Contact Cartridge）,3.4.1 CPU的封裝,3.4.1 CPU的封裝,PGA（Pin Grid Array Package）,3.4.1 CPU的封裝,3.4.1 CPU的封裝,3.4.1 CPU的封裝,FCPGA（Flip-Chip PGA）,3.4.1 CPU的封裝,FCPGA2 增加HIS頂蓋（Integrated Heat Spreader）,3.4.

23、1 CPU的封裝,LGA（Land Grid Array）,3.4.1 CPU的封裝,MMC（Mobile Mini-Cartridge ）,3.4.1 CPU的封裝,mPGAPGA（micor PGA）,3.4.2 CPU的接口,CPU和主板連接的接口 主要有兩類： 卡式接口SLOT，CPU豎立插在主板上,Slot 1插座,Slot A插座,3.4.2 CPU的接口,針腳/觸點(diǎn)式接口Socket，CPU平放在主板上,Socket 8插座,Socket 370插座,3.4.2 CPU的接口,Socket 423,Socket 478,Socket 775/Socket T,3.4.2 CPU的

24、接口,Socket A/Socket 462,Socket 754,Socket AM2,3.5 CPU的內(nèi)核（Die）,CPU內(nèi)核的類型制造商對內(nèi)核給出的代號 版本變更的一般原因： 修正上一版存在的錯(cuò)誤，并提升一定的性能。 制造工藝、核心面積、晶體管數(shù)量。 核心電壓、電流大小（功耗）。 各級緩存的大小、前端總線頻率（FSB）、主頻范圍、流水線架構(gòu)、支持的指令集。 封裝方式和接口類型,3.6 典型CPU介紹,Pentium （奔騰），1993年推出，內(nèi)部代號是P54C， 即經(jīng)典奔騰（Intel Pentium Classic）,3.6 典型CPU介紹,Pentium Pro高能，1995年推出

25、，屬P6系列。,3.6 典型CPU介紹,Pentium MMX多能，1996年推出，內(nèi)部代號是P55C,3.6 典型CPU介紹,Pentium II，1997年5月推出，與Pentium Pro為同一個(gè)級別。,3.6 典型CPU介紹,第一代Pentium III處理器，SSE,3.6 典型CPU介紹,第二代Pentium IIICoppermine，F(xiàn)CPGA 370 封裝,第三代Pentium IIITualatin,3.6 典型CPU介紹,Celeron “賽揚(yáng)”,取消或減少了內(nèi)部緩存器的 處理器 發(fā)展的八個(gè)階段： 第一階段：代號為“Covington”的賽揚(yáng)266和300 沒有片內(nèi)L2緩

26、存。賽揚(yáng)的浮點(diǎn)運(yùn)算能力與PII一樣，而其整數(shù)運(yùn)算能力很差。 采用0.25微米，Slot 1架構(gòu)。 第二階段：代號為“Mendocino”的賽揚(yáng)300和333、366、400 128K L2緩存，并以與CPU相同頻率工作。 采用0.25微米，Slot 1架構(gòu)。,Celeron “賽揚(yáng)”,第三階段： 采用了Socket 370架構(gòu) 核心工作電壓為2.0V,Celeron “賽揚(yáng)”,第四階段（賽楊2代）： SIMD、SSE指令，全速L2（128K） PII結(jié)構(gòu)，0.18微米。 外頻66MHZ，主頻533766MHZ。,第五階段： 100M外頻的賽揚(yáng)800 0.18微米 1.70V核心電壓 全速的L2

27、緩存，L2和CPU核心之間的通道是256位。,Celeron “賽揚(yáng)”,第六階段：（賽揚(yáng)3） 起步頻率為1.0GHz 采用0.13微米Tualatin核心 全速的32KB一級緩存和256KB的二級緩存 100MHz FSB 核心電壓1.475V,Celeron “賽揚(yáng)”,第七階段：（賽揚(yáng)4） 工作頻率1.7G 400MHz的前端總線 基于Notherwood核心的 128KB二級緩存 0.18微米 核心電壓1.7V,Celeron “賽揚(yáng)”,Celeron “賽揚(yáng)”,第八階段：（Celeron D） FSB由400MHz 提升至533MHz SEE3 指令 LGA 775 采用了Prescot

28、t核心，L1 Data Cache 由8KB 增至16KB，L2 Cache 同樣增大了一倍，達(dá)到了256KB。,3.6 典型CPU介紹NetBurst,NetBurst的特點(diǎn),4倍頻方式實(shí)現(xiàn)CPU、內(nèi)存和FSB的配合 Trace Cache存儲(chǔ)x86指令解碼后生成的“微操作(micro-operation，OP)”指令，可按照不同的程序分支各自存儲(chǔ)。 超長流水線 20層以上Hyper Pipelined Technology（超級流水線技術(shù)） 數(shù)據(jù)緩存容量是P3的一半，犧牲容量來降低等待時(shí)間 強(qiáng)化多媒體指令（SSE2/SSE3）,1. Willamette內(nèi)核,0.18微米的鋁連線技術(shù)，六層

29、CMOS工藝 核心工作電壓為1.7V 20級的超級流水線 1.3GHz2GHz,Socket 423,Socket 478,2. Northwood內(nèi)核,工作頻率：1.6GHz 6GHz（最高設(shè)計(jì)頻率） 0.13微米, 3.4GHz采用0.09微米制造工藝。 核心工作電壓為1.5V 512KB全速L2比Willamette 增加了一倍 采用PGA478封裝設(shè)計(jì),采用PGA478或LGA775 0.09微米，800MHZ前段總線頻率 核心電壓為1.4V 31級超級流水線 L2緩存增加到1M 支持HT 支持EM64T,3. Prescott內(nèi)核,Gallatin內(nèi)核,采用PGA478和LGA775架構(gòu)