1、微機原理與接口技術(shù),主講教師: 呂月娥,網(wǎng)絡(luò)資源的使用,微機系統(tǒng)與接口技術(shù)課程在2008年被為校級精品課程，這門課程的電子教案，作業(yè)及部分作業(yè)的答案，教學(xué)大綱，考試大綱，歷年的部分考試題等內(nèi)容已經(jīng)放在青島大學(xué)網(wǎng)。有關(guān)內(nèi)容的獲取方法如下：,1、登錄青島大學(xué)網(wǎng) 2、在首頁左側(cè)選擇教學(xué)平臺 3、在網(wǎng)絡(luò)教學(xué)綜合平臺頁面，選擇頂部的精品課程 4、在出現(xiàn)的頁面左側(cè)選擇校級精品課程 5、找到微機系統(tǒng)與接口技術(shù)，選擇查看，即可進入該課程網(wǎng)頁。,第1章 微處理器及其結(jié)構(gòu),1.1 微型計算機系統(tǒng)概述 1.2 16位微處理器及其結(jié)構(gòu) 1.3 32位微處理器及其結(jié)構(gòu) 1.4 64位微處理器 1.5 雙核心微處理器,1

2、.1 微型計算機系統(tǒng)概述,1.1.1 微機系統(tǒng)的組成 1.1.2 微機系統(tǒng)的性能指標 1.1.3 微型計算機的發(fā)展,1.1.1 微機系統(tǒng)的組成,圖1-1 微型計算機的典型結(jié)構(gòu),圖1-2 微型計算機系統(tǒng)的組成,1.1.2 微機系統(tǒng)的性能指標,1. 字長,字長，即CPU中運算器一次能處理的最大數(shù)據(jù)位數(shù)，它是反映微機系統(tǒng)數(shù)據(jù)處理能力的重要技術(shù)指標。,2. 運算速度,主頻反映了CPU的速度，在同一類CPU中，頻率越高，CPU的運算速度越快。主頻的單位是GHz， 反映微機系統(tǒng)運算速度的另一個單位是MIPS(millions of instructions per second )，即每秒執(zhí)行百萬條指令數(shù)

3、。,評價微處理器的性能最基本的評價指標:字長與運算速度,計算機的存儲器系統(tǒng)主要分為內(nèi)存儲器和外存儲器兩種 。評價其性能的指標主要有：,1. 存儲容量,2. 存取速度,內(nèi)存儲器主要用于存放當前需運行的程序和加工的數(shù)據(jù)。通常衡量內(nèi)存容量大小的單位是MB。外存儲器的主要作用是為內(nèi)存儲器提供后備的程序和數(shù)據(jù)。衡量外存容量大小的單位通常是GB。,在計算機運行時，存儲器的存取速度直接影響到整個計算機系統(tǒng)的運行速度。,1.2 16位微處理器及結(jié)構(gòu),1.2.1 16位微處理器內(nèi)部結(jié)構(gòu) 1.2.2 16位微處理器的基本時序 1.2.3 16位微處理器的存儲器組織,8086 CPU DB：真正的16位CPU，內(nèi)外

4、總線都是16位。 AB：有20位地址線，可直接尋址1MB空間。 8088 CPU 8086的改進型處理器，指令系統(tǒng)與8086系統(tǒng)兼容。 DB：準16位機，內(nèi)總線為16位，外總線為8位。 AB：有20位地址線，可直接尋址1MB空間。,16位微處理器:8086/8088CPU,1.2.1 16位微處理器內(nèi)部結(jié)構(gòu),1.BIU(Bus Interface Unit)：總線接口單元 （a）BIU的功能：負責(zé)CPU與存儲器和I/O端口傳送數(shù)據(jù) 從內(nèi)存取指令送到指令隊列； 配合執(zhí)行部件從指定的內(nèi)存單元或者外設(shè)端口中取數(shù)據(jù)，將數(shù)據(jù)傳送給執(zhí)行部件，或者把執(zhí)行部件的操作結(jié)果傳送到指定的內(nèi)存單元或I/O端口中。,（

5、b）BIU的組成,（b）BIU的組成 4個16位段地址寄存器： 16位指令指針寄存器： 20位物理地址加法器： 6字節(jié)指令隊列： 總線控制邏輯：,各部分介紹,4個16位段地址寄存器：指出了一個邏輯段在內(nèi)存中的起始地址。 代碼段寄存器：CS(code segment register) 數(shù)據(jù)段寄存器：DS(data segment register) 附加段寄存器：ES(extra segment register) 堆棧段寄存器：SS(stack segment register)；,2.EU(Execution Unit)：指令執(zhí)行部件 （a）EU的功能 從指令隊列中讀指令， 完成指令的譯碼

6、和執(zhí)行。 （b）EU的組成 算術(shù)邏輯運算單元ALU： 4個通用的16位寄存器： 4個專用的16位寄存器： 標志寄存器PSW： EU控制器：,各部分介紹,ALU：完成8位或16位的二進制運算 ，16位暫存器可暫存參加運算的操作數(shù)； 4個通用的16位寄存器： AX(accumulator)：又稱為累加器 BX(base)：基址寄存器 CX(count)：計數(shù)器 DX(data) ：數(shù)據(jù)寄存器,4個專用的16位寄存器 SI(source index)：源變址寄存器 DI(destination index)：目的變址寄存器 SP(stack pointer)：堆棧指針寄存器 BP(base poin

7、ter)：基址指針寄存器 PSW(Processor Status Word)：標志寄存器FLAG 存放ALU運算結(jié)果的特征和程序控制標志； EU控制器：取指令控制和時序控制部件。,（c）EU工作過程,3.寄存器結(jié)構(gòu) 8086CPU內(nèi)部包含有4組16位寄存器 （1）段寄存器組 （2）通用寄存器組 （3）指針和變址寄存器組 （4）指令指針及標志寄存器,（1）段寄存器組,（1）段寄存器組：包含CS、DS、ES、SS 代碼段寄存器CS 數(shù)據(jù)段寄存器DS 附加段寄存器ES 堆棧段寄存器SS 段寄存器指出其對應(yīng)段的首地址段基址。 段基址與段內(nèi)偏移地址經(jīng)運算形成20位物理地址。,（2）通用寄存器組,（2）

8、通用寄存器組：包括AX、BX、CX、DX 用來保存算術(shù)或邏輯運算的操作數(shù)及中間運算結(jié)果。 它們既可以作為一個16位的寄存器使用，也可以分別作為兩個8位的寄存器使用，分別是：AH、AL、BH、BL、CH、CL、DH、DL。,（3）指針和變址寄存器組：包括SP、BP、SI、DI BP和SP稱為指針寄存器，與堆棧段寄存器SS聯(lián)用，進行對現(xiàn)行堆棧段的訪問。 BP在間接尋址中使用，操作數(shù)在堆棧段中，由SS段寄存器與BP組合形成操作數(shù)地址，BP存放現(xiàn)行堆棧段中一個數(shù)據(jù)區(qū)的“基址”的偏移量，因此稱BP為基址指針寄存器。 SP在堆棧操作中使用，堆棧操作指令PUSH和POP是從SP得到現(xiàn)行堆棧段的段內(nèi)地址偏移量

9、。SP始終指向棧頂。,例子,堆棧： 存儲器的一個連續(xù)區(qū)域。在這個區(qū)域,數(shù)據(jù)的存取原則為：后進先出（LIFO）從棧頂存取信息。,棧底：堆棧的最低部,棧頂：最后放進信息的所在地址,棧底,SP始終指向棧頂,SP=FFFEH,棧頂,棧頂,棧頂,SS:,SI和DI稱為變址寄存器，通常與數(shù)據(jù)段寄存器DS一起使用，為訪問現(xiàn)行數(shù)據(jù)段提供段內(nèi)地址偏移量。,例子,（4）指令指針和標志寄存器,（4）指令指針及標志寄存器 （a）指令指針寄存器IP 指令指針寄存器IP用來存放將要執(zhí)行的下一條指令在現(xiàn)行代碼段中的偏移地址。 在程序運行過程中，BIU自動修改IP，因此IP始終指向?qū)⒁獔?zhí)行的下一條指令在現(xiàn)行代碼段中的偏移地址

10、，它是用來控制指令序列的執(zhí)行流程的。,（b）標志寄存器 標志寄存器，也叫程序狀態(tài)字PSW（Program Status Word），用來存放運算結(jié)果的特征和程序控制標志。 PSW中一共定義了個有效位： 6個狀態(tài)標志位：包括：OF、SF、 ZF、 AF、 PF和CF。 3個控制標志位：編程時設(shè)置，包括：DF、 IF和TF。,標志位的用法及含義,（1）狀態(tài)標志位： CF 、 PF 、 AF、 ZF、 SF和OF,CF（ Carry Flag）：進位標志位。 反映最高有效位MSB（字為D15、字節(jié)為D7位）有無進位(加)或借位(減)，主要針對無符號運算。 若CF1，表示有進位或借位； 若CF= 0，

11、表示無進位或借位 PF（Parity Flag）：奇偶校驗標志位。 反映運算結(jié)果中低8位1的個數(shù)是否為偶數(shù)。 若PF1，表示運算結(jié)果低8位中有偶數(shù)個1； 若PF0，表示運算結(jié)果低8位中有奇數(shù)個1。,（1）狀態(tài)標志位： CF 、 PF 、 AF、 ZF、 SF和OF,AF（Auxiliary Flag）：輔助進位/半進位標志位。 反映D3向D4有無進位(加)或借位(減)。主要用于BCD碼運算后的調(diào)整。 若AF1，表示有進位或借位； 若AF0，表示無進位或借位。 ZF（ Zero Flag）：零標志位。 反映運算結(jié)果是否為全0。 若ZF1，則表示運算結(jié)果為全0（各位均為0）； 若ZF0，則表示運算

12、結(jié)果非全0（各位不全為0）。,（1）狀態(tài)標志位： CF 、 PF 、 AF、 ZF、 SF和OF,SF（Sign Flag）：符號標志位。 反映運算結(jié)果的最高有效位(MSB)為0/1；對有符號運算，反映運算結(jié)果的正/負。 若SF1，則表示最高有效位為1（或結(jié)果為負）； 若SF0，則表示最高有效位為0（或結(jié)果不為負）。 OF（Overflow Flag）：溢出標志位。 反映運算結(jié)果是否超出其所能表示的范圍。 若OF1，則表示結(jié)果溢出； 若OF0，表示結(jié)果未溢出。,1 0 0 1 1 0 1 0,0 1 0 1 1 0 0 1,1 0 1 1 1 1 1 1,1001 1010B1011 1111

13、B？,CF=1,PF=1,AF=1,ZF=0,SF=0,控制標志位,OF=1,（2）控制標志位：DF、 IF和TF,DF（Direction Flag）：方向控制位。 在串操作中，若： 設(shè)置DF0，源和目的操作數(shù)的地址均向增址方向調(diào)整； 設(shè)置DF1，源和目的操作數(shù)的地址均向減址方向調(diào)整。 IF（Interrupt Enable Flag）：中斷允許控制位。若： 設(shè)置IF1，則允許CPU響應(yīng)可屏蔽中斷（開中斷）； 設(shè)置IF0，則不允許CPU響應(yīng)可屏蔽中斷（關(guān)中斷）。,（2）控制標志位：DF、 IF和TF,TF（Trap Flag）：陷井控制位。 主要用于程序的單步執(zhí)行，若： 設(shè)置TF1，則CPU

14、每執(zhí)行一條指令就產(chǎn)生一個單步中斷，用戶可以在中斷服務(wù)中對當前指令的執(zhí)行進行調(diào)試； 設(shè)置TF0，表示不設(shè)置陷井。,表1-2 PSW中標志位的符號表示,1.2.1.3 8086/8088的引腳及功能,1.8086的引腳分類 封裝形式：采用40條引線雙列直插(DIP)封裝。 總線信號：地址總線、數(shù)據(jù)總線、控制總線 專用信號：電源、地、時鐘等。 為了減少引腳數(shù)量，部分引腳采用分時復(fù)用技術(shù)。,2 引腳功能,(1)AD15AD0（Address Data Bus） 16條地址/數(shù)據(jù)引腳，分時復(fù)用。 傳送地址時三態(tài)輸出，傳送數(shù)據(jù)時三態(tài)雙向輸入/輸出。 (2)A19/S6A16/S3 (Address/Sta

15、tus) 地址/狀態(tài)復(fù)用引腳，三態(tài)輸出，分時復(fù)用。 在總線周期T1狀態(tài)作地址線使用，A19A16與AD15AD0一起構(gòu)成20位物理地址，訪問存儲器； 其中S6：為0用以指示8086/8088CPU當前與總線連通； S5：為1表明8086/8088CPU可以響應(yīng)可屏蔽中斷； S4、S3共有四個組態(tài)，用以指明當前使用的段寄存器 ： 00ES，01SS， 11DS，10CS（存儲器尋址）或不需要段寄存器（對I/O或中斷矢量尋址）。,（3）ALE(Address Latch Enable) 地址鎖存允許信號，輸出，高電平有效； ALE有效，說明地址/數(shù)據(jù)復(fù)用總線上傳送的是地址信號； ALE的下跳沿將地

16、址信息鎖存到地址鎖存器。 （4） (Read) 讀選通信號，三態(tài)輸出，低電平有效； 有效時，允許CPU讀存儲器或I/O端口。 （5） （Write） 寫選通信號，三態(tài)輸出，低電平有效； 有效時，允許CPU寫存儲器或I/O端口。 （6） （Memery/Input and Output） 讀存儲器或I/O端口控制信號，三態(tài)輸出。 高電平，表示CPU正在訪問存儲器； 低電平，表示CPU正在訪問I/O端口。,（7）NMI（Non Maskable Interrupt Request） 非屏蔽中斷請求線，輸入，上升沿觸發(fā)。 此類中斷不受中斷允許標志IF的影響，也不能用軟件屏蔽。 NMI引腳一旦收到一個

17、上升沿觸發(fā)信號，在當前指令執(zhí)行完后，自動引發(fā)中斷類型號為2的中斷，轉(zhuǎn)入處理類型2中斷處理子程序。 經(jīng)常用于處理電源掉電等緊急情況。,（8）INTR (Interrpt Request) 可屏蔽中斷請求線，輸入，高電平有效。 當外設(shè)向CPU發(fā)出中斷請求時，INTR引腳變?yōu)楦唠娖健?CPU在執(zhí)行每條指令的最后一個時鐘周期就檢測該引腳，一旦檢測到INTR信號有效，并且中斷允許標志IF=1時，轉(zhuǎn)入中斷服務(wù)子程序。 （9） (Interrupt Acknowledge) 中斷響應(yīng)信號，輸出，低電平有效。 是CPU對外設(shè)發(fā)來的中斷請求信號INTR的響應(yīng)信號，通知外設(shè)已接受它的中斷請求。,（10）RESET

18、(Reset) 復(fù)位信號，輸入，高電平有效。 當RESET信號保持高電平至少4個時鐘周期以上，當它變?yōu)榈碗娖綍rCPU進行重啟動，同時恢復(fù)為正常狀態(tài)。,（11）READY(Ready) 準備就緒信號，輸入，高電平有效. CPU與存儲器及I/O端口速度同步的控制信號。 是由I/O端口發(fā)來的響應(yīng)信號，表示外設(shè)已準備好,可以進行數(shù)據(jù)傳送了。,（12） （Bus High Enable/Status）：高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳。 分時輸出 有效，表示高8為數(shù)據(jù)線AD15AD8上的數(shù)據(jù)有效 但S7未定義任何實際意義。,（13） (Minimum/Maximum) 最大/最小工作模式選擇信號，輸入。

19、 用來決定8086工作模式： 當接+5V時，8086為最小模式； 當接地時，8086為最大模式。,3.8088/8086的區(qū)別,(14) HOLD和HLDA: 總線請求及響應(yīng),HOLD為總線請求保持信號，輸入； HLDA為總線請求響應(yīng)，輸出,3.8088與8086的區(qū)別,（1）外部總線位數(shù)的差別,（2）指令隊列容量的差別,8086外部數(shù)據(jù)總線有16位（16位處理器）。 8088外部數(shù)據(jù)總線有8位（準16位處理器）。,8086的指令隊列可容納6個字節(jié)。 8086的指令隊列只能容納4個字節(jié)。,（3） 引腳特性的差別,（3）引腳特性的差別,A）AD15AD0的定義不同 8086中都定義為地址/數(shù)據(jù)復(fù)

20、用線 8088中只有AD7AD0定義為地址/數(shù)據(jù)復(fù)用線，對應(yīng)于8086 AD15AD8的引腳定義為A15A8，只作地址線使用。 B）28號引腳的相位不同 8086中為 8088中為 C）34號引腳的定義不同 8086中定義為 8088中定義為,CPU對比圖,圖1-5 8086/8088的外部引腳,1.為適應(yīng)各種使用場合，8086/8088的有兩種工作模式：最小模式和最大模式。 （1）最小模式： 系統(tǒng)中只有一個8088/8086微處理器； 所有的總線控制信號，都是直接由8088/8086CPU產(chǎn)生的； MN/MX接+5V； 該模式適用于規(guī)模較小的微機應(yīng)用系統(tǒng)。,1.2.1.4 8086/8088

21、的系統(tǒng)配置,（2）最大模式,（2）最大模式: 系統(tǒng)中至少包含兩個微處理器，其中一個為主處理器，即8086/8086CPU，其它的微處理器稱之為協(xié)處理器，它們是協(xié)助主處理器工作的。 與8088/8086CPU配合工作的協(xié)處理器有兩類， 一類是數(shù)值協(xié)處理器8087 另一類是輸入/輸出協(xié)處理器8089。 MN/#MX接地 總線不再由8086直接控制，系統(tǒng)中增加了一片專用的總線控制器8288。 8086CPU 8288提供 該模式適用于中、大規(guī)模的微機應(yīng)用系統(tǒng)中。,8086最小模式的計算機基本組成,3.最大模式系統(tǒng),3.最大模式系統(tǒng) 硬件連接特點： MN/#MX接0V。 時鐘發(fā)生器：8284A 地址總

22、線鎖存器： 三片8282/74LS373 數(shù)據(jù)總線收發(fā)器： 兩片8286/8287 控制總線控制器： 8288,3.最大模式系統(tǒng),最大模式配置和最小模式配置有一個主要的差別： 最大模式下多了8288總線控制器。,1.2.2 8086/8088的基本時序,1 什么是時序 時序是計算機操作運行的時間順序。 2. 為什么要研究時序 可以進一步了解在微機系統(tǒng)的工作過程中，CPU各引腳上信號之間的相對時間關(guān)系； 可以深入了解指令的執(zhí)行過程；,一、 相關(guān)的基本概念,微機系統(tǒng)的工作，必須嚴格按照一定的時間關(guān)系來進行，CPU定時所用的周期有三種，即指令周期、機器周期（總線周期）和時鐘周期。,3. 指令周期、總

23、線周期及時鐘周期,（2）總線周期,(1)指令周期（Instruction Cycle） 執(zhí)行一條指令所需要的時間。 由于不同指令所需完成的操作差別很大，因此不同指令的指令周期是不等長的。 一個指令周期至少由一個或者是多個總線周期組成。,（2）總線周期：CPU訪問內(nèi)存或I/O端口執(zhí)行一次讀/寫操作所需的時間稱作一個總線周期。 一個總線周期4TW狀態(tài)， （3）時鐘周期：一個T狀態(tài)就是一個時鐘周期，是CPU最小的定時單位，它由計算機的主頻決定。,兩個狀態(tài),時鐘頻率 一個T狀態(tài)時間 5MHz 200ns(0.2s) 50MHz 20ns(0.02s) 100MHz 10ns(0.01s) 200MHz

24、 5ns(0.005s),Tw:用以延長總線周期的T狀態(tài)，稱為“等待狀態(tài)”(Tw)。 當RAM或I/O接口速度較慢時，T3與 T4 之間可插入若干個等待狀態(tài) Tw 。,Ti狀態(tài),(4)兩個狀態(tài)Tw、 Ti,Ti：稱為空閑狀態(tài)，以時鐘周期T為單位。 如果在一個總線周期后不立即執(zhí)行下一個總線周期，即總線上無數(shù)據(jù)傳輸操作，此時總線則處于 “空閑狀態(tài)”，在這期間，CPU執(zhí)行空閑周期Ti 。 下圖表示了8086CPU的總線周期及其“等待狀態(tài)”和“空閑狀態(tài)”的情況。,圖,最基本的總線周期由4個T狀態(tài)組成（T1、T2、T3、T4）。,總線周期讀時序,二、最小模式下8086總線周期時序,1. 8086總線周期

25、的讀時序,T1： 1、M/#IO高電平，表示在這個讀周期中讀的 是存儲器中的數(shù)據(jù)。 2、 地址線信號有效，A19/S6A16/S3和 AD15AD0送出20位的物理地址。 3、 ALE：高電平，在T1狀態(tài)結(jié)束時信號、地 址信號均有效，ALE的下降沿將地址所存到地 址鎖存器8282中。 4、#BHE有效，用來表示高8位數(shù)據(jù)總線上的 信息有效。 5、DT/#R變低，表示數(shù)據(jù)的方向是由存儲器 到CPU。,T2： 1、高四位地址/狀態(tài)線A19/S6 A16/S3送出狀態(tài)信息S6S3， 指示出當前正在使用的段寄存器及 中斷允許情況。 2、低16位地址/數(shù)據(jù)線AD15 AD0浮空進入高阻狀態(tài)，為下面 讀取

26、數(shù)據(jù)作準備。 3、 #BHE/S7變成高電平，輸出 狀態(tài)信息S7（無定義）。 4、#RD信號有效，表示要對 存儲器進行讀操作。 5、#DEN有效，選通總線收發(fā)器 8286可以接收數(shù)據(jù)。,T3： 當READY信號有效時， 將選中的內(nèi)存單元中的 數(shù)據(jù)送到數(shù)據(jù)總線上。,T4： 在T4前一狀 態(tài)的下降沿 采集數(shù)據(jù)， 讀總線周期 結(jié)束。,2. 8086總線周期的寫時序,寫與讀的差別,3.寫總線操作的與讀總線操作有如下不同點： AD15AD0引腳在T2期間沒有變?yōu)楦咦瓒墙又洼敵龃龑懭氲臄?shù)據(jù)。 T2一開始處理器就提供數(shù)據(jù)和寫入命令WR，這就為存儲器和IO接口在完成地址譯碼后可盡早啟動寫入操作提供條件。 由于寫操作性質(zhì)決定，DT#R信號在整個總線周期期間保持為高電平。 #DEN引腳在T2前就提供有效電平，讓數(shù)據(jù)總線緩沖器提早作好傳送待寫數(shù)據(jù)的準備。,三 最小模式下總線請求響應(yīng)時序,總線請求/響應(yīng)時序分為三個階段：請求、使用和釋放總線，在8086系統(tǒng)的最小模式下，使用一對聯(lián)絡(luò)信號HOLD和HLDA控制三個階段的轉(zhuǎn)換。,系統(tǒng)復(fù)位時序,復(fù)位后 8086 CPU的內(nèi)部寄存器狀態(tài)為： 標志寄存器、指令指針（IP）、DS、SS和ES清零； CS置FFFFH； 指令隊列清空。,8086/8088系統(tǒng)中，地址總線是20位的，它可以直接尋址1MB空間； 而CPU中寄存器都是16位的，