1、杭州電子科技大學(xué)考試卷（A）卷考試課程集成電路原理考試日期成 績課程號教師號任課教師姓名考生姓名學(xué)號（8位）年級專業(yè)注：KPn=50uA/V2 ， KPp=17uA/V2 ，Vthn=0.83V, Vthp=-0.91V,=0.06 第一部分：填空（每空2分，共20分）1、 TSMC的中文名稱是：（ ）（A）臺聯(lián)電；（B）臺積電；（C）中芯國際；（D）華宏半導(dǎo)體。2、 Wafer的中文名稱是：（ ）（A）單晶硅；（B）芯片；（C）晶片；（D）裸芯片。3、 半導(dǎo)體工藝中，P型半導(dǎo)體摻雜方式為：（A）（A）摻入的雜質(zhì)為硼或其他三價元素；（B）摻入的雜質(zhì)為磷等五價元素；（C）既摻入的雜質(zhì)為硼或其他三

2、價元素，也摻入的雜質(zhì)為磷等五價元素；（D）摻入的雜質(zhì)為金屬元素。4、 CMOS工藝的改進(jìn)會引起門的尺度越變越小，（D）（A）閥值電壓隨之比例縮?。唬˙）供電電壓隨之比例縮??；（C）頻率隨之比例提升；（D）總體供電電壓在縮小但并不像尺寸縮小那么快。5、 CMOS閂鎖效應(yīng)：（D）（A）短溝道器件的閥值電壓隨著時間會發(fā)生漂移；（B）造成芯片使用一段時間后就不能正常工作；（C）可以通過降低電壓解決；（D）在阱和襯底之間形成寄生的n-p-n-p會導(dǎo)致器件短路。6、 當(dāng)反相器的輸入為VDD時：（D）（A）P管導(dǎo)通，N管關(guān)閉；（B）P管和N管都關(guān)閉；（C）P管和N管都開；（D）P管關(guān)閉，N管導(dǎo)通。7、 觸發(fā)

3、器和鎖存器的區(qū)別是：（C）（A）觸發(fā)器比鎖存器快；（B）觸發(fā)器比鎖存器面積??；（C）觸發(fā)器是邊沿有效，而鎖存器是電平有效；（D）兩者沒有區(qū)別。8、 導(dǎo)線的集總模型（Lumped model）認(rèn)為：（D）（A）導(dǎo)線主要寄生電阻特性；（B）導(dǎo)線一端的電壓可以毫無損失的傳輸?shù)搅硪欢耍唬–）導(dǎo)線的寄生電阻、電容或電感特性隨著導(dǎo)線的長度而變化；（D）導(dǎo)線可以等價為一個電阻、電容或電感。9、 由相同的P管與N管構(gòu)成的CMOS的三大基本門（負(fù)載電容一樣大）：反相器、與非門、或非門，哪個的延時最大（A）（A）或非門；（B）與非門；（C）反相器；（D）三個門延時一樣。10、 同步電路和異步電路的區(qū)別是（B）（A

4、）同步電路易于設(shè)計，異步電路難設(shè)計；（B）同步電路的所有觸發(fā)器的時鐘輸入端都接同一個時鐘脈沖源，而異步電路沒有統(tǒng)一的時鐘；（C）同步電路沒有鎖存器，異步電路有；（D）沒有區(qū)別。第三部分： 名詞解釋（每題2. 5分，共10分）1、CMOS2、摩爾定律3、污染延時（contamination delay）4、時鐘抖動（clock Jitter）三、簡單題（每小題6分，共30分）1、集成電路制造工藝主要有哪些步驟？2、CMOS數(shù)字集成電路動態(tài)功耗分別與什么因素有關(guān)，有哪些降低動態(tài)功耗的辦法？ 3、半定制數(shù)字電路設(shè)計流程是怎樣的？4、舉例說明，如何進(jìn)行數(shù)字集成電路優(yōu)化設(shè)計？ 5、存儲器主要有那幾種形式，它們的區(qū)別？四、解答題（每小題10分，共40分）1、寫出下圖的邏輯表達(dá)式： (a) ( b )2、畫出表達(dá)式(a) x=ab+cd , (b) x= a+b 的 CMOS原理圖： 3、按照右邊的圖例，畫出左邊原理圖的棒狀。 4、如下圖，兩觸發(fā)器想同，其Tsetup為1ns，Thold為1ns，Tclk-q為2ns，污染延時Tclkcd為0.5ns；兩個觸發(fā)器之間為邏輯電路，由三部分組成：logic1、logic2和logic3，logic1的最長延時為2ns，污染延時為1ns；logic2的