1、高性能計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)（期末復(fù)習(xí)）,計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)基礎(chǔ),計(jì)算機(jī)的基本概念 什么是計(jì)算機(jī) 計(jì)算機(jī)的基本組成 衡量計(jì)算機(jī)的因素 影響計(jì)算機(jī)設(shè)計(jì)的主要因素及其發(fā)展趨勢(shì) 摩爾定律和工藝的發(fā)展 計(jì)算機(jī)市場(chǎng)發(fā)展趨勢(shì) 多核結(jié)構(gòu)的發(fā)展趨勢(shì) 計(jì)算機(jī)重要指標(biāo) 性能、成本、功耗 我國(guó)計(jì)算機(jī)發(fā)展歷史,二進(jìn)制與邏輯電路,計(jì)算機(jī)中數(shù)的表示 補(bǔ)碼和原碼 CMOS門電路及工藝 電路原理與延遲模型 CMOS組合邏輯與時(shí)序邏輯 邏輯表達(dá)式、真值表、卡諾圖、邏輯圖 常見邏輯電路：譯碼器、選擇器、ALU電路 觸發(fā)器原理：三個(gè)主要的時(shí)序指標(biāo) CMOS電路延遲 從Verilog到GDSII Verilog代碼的編寫 電路與版圖 其它“0”

2、和“1”表示方法,指令系統(tǒng)結(jié)構(gòu),指令系統(tǒng)結(jié)構(gòu)的設(shè)計(jì)原則 硬件和軟件的界面 設(shè)計(jì)要求：兼容性、通用性、高效性、安全性 影響指令系統(tǒng)結(jié)構(gòu)的因素 工藝、系統(tǒng)結(jié)構(gòu)、操作系統(tǒng)、編譯、應(yīng)用等 指令系統(tǒng)的分類 堆棧型指令、累加器型指令、寄存器型指令 指令系統(tǒng)的組成部分 操作、操作數(shù)、編碼 RISC指令系統(tǒng)結(jié)構(gòu) 操作碼：常用的十種操作占指令執(zhí)行的96% 操作數(shù)：load-store結(jié)構(gòu)，簡(jiǎn)單尋址方式用得最多 編碼：定長(zhǎng) RISC系統(tǒng)結(jié)構(gòu)的簡(jiǎn)史 CDC6600=801, MIPS, RISC-2項(xiàng)目 不同RISC結(jié)構(gòu)的比較 MIPS, Solaris, HP-PA, PowerPC MIPS指令系統(tǒng)與操作系統(tǒng)的

3、關(guān)系,靜態(tài)流水線,一個(gè)簡(jiǎn)單的RISC CPU 指令系統(tǒng)、數(shù)據(jù)通路、控制邏輯、時(shí)序、時(shí)序優(yōu)化=流水線 指令流水線 標(biāo)準(zhǔn)五級(jí)流水線：IF, ID, EX, MEM, WB 指令相關(guān)與流水沖突 數(shù)據(jù)相關(guān)：RAW、WAW、WAR 控制相關(guān)：與PC有關(guān)的相關(guān)，通過(guò)阻塞、delay slot、猜測(cè)解決相關(guān) 結(jié)構(gòu)相關(guān)：資源沖突，通過(guò)增加資源解決結(jié)構(gòu)相關(guān) 流水線的前遞技術(shù) 緩解RAW相關(guān)引起流水線沖突 例外與流水線 把例外信息保存下來(lái)到WB階段再處理 多功能部件及多拍操作 WAW相關(guān)、RAW相關(guān)更突出，沒有WAR相關(guān),動(dòng)態(tài)調(diào)度流水線,影響流水線效率的因素 Pipeline CPI=Ideal pipeline

4、 CPI + Structural stalls + RAW stalls + WAR stalls + WAW stalls + Control stalls 指令調(diào)度技術(shù) 軟件循環(huán)展開與重命名的例子 動(dòng)態(tài)調(diào)度技術(shù)：把譯碼分成發(fā)射和讀操作數(shù) 保留站的作用：有序進(jìn)入、亂序發(fā)射 名字依賴性與寄存器重命名：消除WAR和WAR Tomasulo算法 IBM360/91 動(dòng)態(tài)流水線的精確例外處理 增加提交流水級(jí)，修改機(jī)器狀態(tài) ROB的作用：有序退出,Tomasulo算法,多發(fā)射數(shù)據(jù)通路,亂序執(zhí)行的關(guān)鍵技術(shù) 保留棧、重命名寄存器、重排序緩存 有序進(jìn)入、亂序執(zhí)行、有序退出 動(dòng)態(tài)調(diào)度流水線數(shù)據(jù)通路 保留站的

5、組織 寄存器與保留站的關(guān)系 寄存器重命名方法 常見處理器的數(shù)據(jù)通路 多發(fā)射結(jié)構(gòu)數(shù)據(jù)通路 不僅要前后看，而且要左右看 龍芯2號(hào)多發(fā)射結(jié)構(gòu)簡(jiǎn)介,常見處理器的數(shù)據(jù)通路,常見處理器的數(shù)據(jù)通路,轉(zhuǎn)移預(yù)測(cè),轉(zhuǎn)移指令 條件/無(wú)條件、直接/間接、絕對(duì)/相對(duì) 程序的轉(zhuǎn)移行為 很頻繁、局部性、可預(yù)測(cè)性（重復(fù)性、相關(guān)性） 軟件方法解決控制相關(guān) 循環(huán)展開、軟流水 硬件動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè) 轉(zhuǎn)移的重復(fù)性和偏向性：BHT、BTB 轉(zhuǎn)移指令的相關(guān)性問(wèn)題：兩層轉(zhuǎn)移預(yù)測(cè)，Yeh和Patt分類 分支別名干擾問(wèn)題：Gshare等 混合預(yù)測(cè)器：不同的分支預(yù)測(cè)只能對(duì)某類的分支行為有效 常見處理器的轉(zhuǎn)移猜測(cè) ALPHA處理器的轉(zhuǎn)移猜測(cè)原理,功能

6、部件,ALU設(shè)計(jì) 先行進(jìn)位加法器 龍芯1號(hào)ALU設(shè)計(jì) ALU邏輯設(shè)計(jì) 定點(diǎn)補(bǔ)碼乘法器的設(shè)計(jì) Booth一位乘與二位乘算法 Wallace樹的結(jié)構(gòu),高速緩存（Cache）,存儲(chǔ)層次的基本概念 程序訪問(wèn)的局部性：時(shí)間局部性和空間局部性 越小越簡(jiǎn)單的硬件越快，越快的硬件越昂貴 Cache結(jié)構(gòu) Cache的內(nèi)容是主存儲(chǔ)器內(nèi)容的一個(gè)子集 同時(shí)存儲(chǔ)數(shù)據(jù)和地址 需要考慮所需要的數(shù)據(jù)不在Cache中的情況 Cache性能優(yōu)化 降低失效率（MissRate） 降低失效延遲（MissPenalty） 降低命中延遲（HitTime） 提高Cache訪問(wèn)并行性 常見處理器的存儲(chǔ)層次 運(yùn)用之妙、存乎一心,存儲(chǔ)管理,虛擬

7、存儲(chǔ)的基本原理 TLB的原理和邏輯 MIPS處理器對(duì)虛存系統(tǒng)的支持 TLB、控制寄存器、專用指令、專用例外 LINUX操作系統(tǒng)的存儲(chǔ)管理 TLB、頁(yè)表和內(nèi)存分配過(guò)程 例：array=(int*)malloc(0 x1000); for (i=0;i1024;i+) arrayi = 0; TLB的性能分析和優(yōu)化 提高TLB覆蓋空間的大?。ǘ囗?yè)支持） 提高TLB異常處理的效率（軟TLB等緩存技術(shù)）,多處理器,消息傳遞與共享存儲(chǔ) 可伸縮性和通用性 常見的共享存儲(chǔ)系統(tǒng) SMP、CC-NUMA、NCC-NUMA、SVM 共享存儲(chǔ)系統(tǒng)的指令相關(guān) 程序PRG的執(zhí)行E(PRG)正確的充要條件是E(PRG) PO(PRG)無(wú)圈 共享存儲(chǔ)系統(tǒng)的訪存事件次序 任一訪存操作u被分割成N個(gè)子操作，N為處理器個(gè)數(shù) 存儲(chǔ)一致性模型 結(jié)構(gòu)設(shè)計(jì)者與應(yīng)用程序員之間的一種約定，程序的正確性標(biāo)準(zhǔn) 弱一致性模型：同步操作在共享存儲(chǔ)系統(tǒng)中的作用 CACHE一致性協(xié)議 一種把新寫