1、EDA技術實用教程技術實用教程第第1 1章章 概概 述述1.1 EDA1.1 EDA技術及其發(fā)展技術及其發(fā)展 zEDA (Electronic Design Automation) 20世紀世紀70年代年代 20世紀世紀80年代年代 20世紀世紀90年代年代 21世紀后世紀后 1.21.2EDAEDA技術實現目標技術實現目標 1.21.2EDAEDA技術實現目標技術實現目標 1. 可編程邏輯器件可編程邏輯器件FPGA/CPLD2. 半定制或全定制半定制或全定制ASIC （1）門陣列）門陣列ASIC （2）標準單元）標準單元ASIC （3）全定制芯片）全定制芯片 3. 混合混合ASIC1.31.

2、3硬件描述語言硬件描述語言 VHDL Verilog HDL SystemVerilog System C 1.4 HDL1.4 HDL綜合綜合1.4 HDL1.4 HDL綜合綜合1.5 1.5 基于基于HDLHDL的自頂向下設計方的自頂向下設計方法法 1.6 EDA1.6 EDA技術的優(yōu)勢技術的優(yōu)勢（1）大大降低設計成本，縮短設計周期。）大大降低設計成本，縮短設計周期。 （2）有各類庫的支持。）有各類庫的支持。（3）極大地簡化了設計文檔的管理。）極大地簡化了設計文檔的管理。（4）日益強大的邏輯設計仿真測試技術。）日益強大的邏輯設計仿真測試技術。（5）設計者擁有完全的自主權，再無受制于人之虞。

3、）設計者擁有完全的自主權，再無受制于人之虞。（6）良好的可移植與可測試性，為系統(tǒng)開發(fā)提供了可靠的保證。）良好的可移植與可測試性，為系統(tǒng)開發(fā)提供了可靠的保證。（7）能將所有設計環(huán)節(jié)納入統(tǒng)一的自頂向下的設計方案中。）能將所有設計環(huán)節(jié)納入統(tǒng)一的自頂向下的設計方案中。（8）在整個設計流程上充分利用計算機的自動設計能力，在各個設計）在整個設計流程上充分利用計算機的自動設計能力，在各個設計 層次上利用計算機完成不同內容的仿真模擬，在系統(tǒng)板設計結束層次上利用計算機完成不同內容的仿真模擬，在系統(tǒng)板設計結束 后仍可利用計算機對硬件系統(tǒng)進行完整全面的測試。后仍可利用計算機對硬件系統(tǒng)進行完整全面的測試。1.7 ED

4、A1.7 EDA設計流程設計流程 1.7 EDA1.7 EDA設計流程設計流程 1.7.1 設計輸入（原理圖設計輸入（原理圖HDL文本編輯）文本編輯）1. 圖形輸入圖形輸入原理圖輸入原理圖輸入狀態(tài)圖輸入狀態(tài)圖輸入波形圖輸入波形圖輸入 2. HDL文本輸入文本輸入1.7 EDA1.7 EDA設計流程設計流程 1.7.2 綜合綜合 1.7.3 適配適配 1.7.4 時序仿真與功能仿真時序仿真與功能仿真1.7.5 編程下載編程下載 1.7.6 硬件測試硬件測試 1.81.8ASICASIC及其設計流程及其設計流程 1.81.8ASICASIC及其設計流程及其設計流程 1.8.1 ASIC設計簡介設計

5、簡介 1.81.8ASICASIC及其設計流程及其設計流程 1.8.2 ASIC設計一般流程簡述設計一般流程簡述1.9 1.9 常用常用EDAEDA工具工具 1.9.1 設計輸入編輯器設計輸入編輯器 1.9.2 HDL綜合器綜合器 Synopsys 公司的公司的Synplify Pro綜合器。綜合器。 Synopsys 公司的公司的DC-FPGA綜合器。綜合器。 Mentor的的Leonardo Spectrum綜合器和綜合器和 Precision RTL Synthesis綜合器。綜合器。1.9 1.9 常用常用EDAEDA工具工具 1.9.3 仿真器仿真器 VHDL仿真器。仿真器。 Ver

6、ilog HDL仿真器。仿真器。 Mixed HDL仿真器（混合仿真器（混合HDL仿真器，同時處理仿真器，同時處理Verilog HDL、SystemVerilog與與VHDL）。）。 其他其他HDL仿真器。仿真器。1.9.4 適配器適配器1.9.5 下載器下載器 1.10 Quartus II1.10 Quartus II簡介簡介 1.11 IP 1.11 IP 核核 軟軟IP是用是用Verilog/VHDL等硬件描述語言描述的功能塊，但是并不等硬件描述語言描述的功能塊，但是并不 涉及用什么具體電路元件實現這些功能。涉及用什么具體電路元件實現這些功能。 固固IP是完成了綜合的功能塊。是完成了

7、綜合的功能塊。 硬硬IP提供設計的最終階段產品：掩模。提供設計的最終階段產品：掩模。 1.12 EDA1.12 EDA技術發(fā)展趨勢技術發(fā)展趨勢 （1）超大規(guī)模集成電路的集成度和工藝水平不斷提高，深亞微米（）超大規(guī)模集成電路的集成度和工藝水平不斷提高，深亞微米（Deep- Submicron）工藝，在一個芯片上完成系統(tǒng)級的集成已成為可能。）工藝，在一個芯片上完成系統(tǒng)級的集成已成為可能。（2）由于工藝線寬的不斷減小，在半導體材料上的許多寄生效應已經不能簡單）由于工藝線寬的不斷減小，在半導體材料上的許多寄生效應已經不能簡單 地被忽略。這就對地被忽略。這就對EDA工具提出了更高的要求，同時也使得工具提出了更高的要求，同時也使得IC生產線的投生產線的投 資更為巨大。這一變化使得可編程邏輯器件開始進入傳統(tǒng)的資更為巨大。這一變化使得可編程邏輯器件開始進入傳統(tǒng)的ASIC市場。市場。（3）市場對電子產品提出了更高的要求，從而對系統(tǒng)的集成度不斷提出更高的）市場對電子產品提出了更高的要求，從而對系統(tǒng)的集成度不斷提出更高的 要求。同時，設計的速度也成了一個產品能否成功的關鍵因素，這促使要求。同時，設計的速度也成了一個產品能否成功的關鍵因素，這促使 EDA工具和工具和IP核應用更為廣泛。核應用更為廣泛。（4）高性能的）高性能的EDA工具得到長足的發(fā)展，其自動化和智能化程度不斷提高，為工具得到長足