1、數(shù)字邏輯知識(shí)點(diǎn)第一章 數(shù)制與代碼進(jìn)位計(jì)數(shù)制的基本概念，進(jìn)位基數(shù)和數(shù)位的權(quán)值。常用進(jìn)位計(jì)數(shù)制：十進(jìn)制二進(jìn)制八進(jìn)制十六進(jìn)制數(shù)制轉(zhuǎn)換：把非十進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)：按權(quán)展開相加。十進(jìn)制數(shù)轉(zhuǎn)換成其它進(jìn)制數(shù)：整數(shù)轉(zhuǎn)換，采用基數(shù)連除法。純小數(shù)轉(zhuǎn)換，采用基數(shù)連乘法。二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制數(shù)或十六進(jìn)制數(shù)：以二進(jìn)制數(shù)的小數(shù)點(diǎn)為起點(diǎn)，分別向左、向右，每三位(或四位)分一組。對(duì)于小數(shù)部分，最低位一組不足三位(或四位)時(shí)，必須在有效位右邊補(bǔ)0，使其足位。然后，把每一組二進(jìn)制數(shù)轉(zhuǎn)換成八進(jìn)制(或十六進(jìn)制)數(shù)，并保持原排序。對(duì)于整數(shù)部分，最高位一組不足位時(shí)，可在有效位的左邊補(bǔ)0，也可不補(bǔ)。八進(jìn)制(或十六進(jìn)制)數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)：

2、只要把八進(jìn)制(或十六進(jìn)制)數(shù)的每一位數(shù)碼分別轉(zhuǎn)換成三位(或四位)的二進(jìn)制數(shù)， 并保持原排序即可。整數(shù)最高位一組左邊的0，及小數(shù)最低位一組右邊的0，可以省略。常用代碼：二-十進(jìn)制碼 （BCD碼 Binary Coded Decimal) 用二進(jìn)制碼元來表示十進(jìn)制數(shù)符“0 9”主要有： 8421BCD碼 2421碼 余3碼 （注意區(qū)分有權(quán)碼和無權(quán)碼） 可靠性代碼：格雷碼和奇偶校驗(yàn)碼具有如下特點(diǎn)的代碼叫格雷碼： 任何相鄰的兩個(gè)碼組(包括首、尾兩個(gè)碼組)中，只有一個(gè)碼元不同。格雷碼還具有反射特性，即按教材表中所示的對(duì)稱軸，除最高位互補(bǔ)反射外，其余低位碼元以對(duì)稱軸鏡像反射。格雷碼屬于無權(quán)碼。在編碼技術(shù)中

3、，把兩個(gè)碼組中不同的碼元的個(gè)數(shù)叫做這兩個(gè)碼組的距離，簡(jiǎn)稱碼距。由于格雷碼的任意相鄰的兩個(gè)碼組的距離均為1，故又稱之為單位距離碼。另外，由于首尾兩個(gè)碼組也具有單位距離特性，因而格雷碼也叫循環(huán)碼。奇偶校驗(yàn)碼是一種可以檢測(cè)一位錯(cuò)誤的代碼。它由信息位和校驗(yàn)位兩部分組成。（要掌握奇偶校驗(yàn)原理及校驗(yàn)位的形成及檢測(cè)方法）字符代碼：ASCII碼 (American Standard Code for Information Interchange，美國(guó)信息交換標(biāo)準(zhǔn)代碼)第二章 基本邏輯運(yùn)算及集成邏輯門基本邏輯運(yùn)算: 與邏輯、或邏輯、非邏輯常用復(fù)合邏輯：“與非”邏輯、“或非”邏輯、“與或非”邏輯“異或”邏輯 及

4、“同或”邏輯兩變量的“異或邏輯”和“同或邏輯”互為反函數(shù)。AB和AB互為對(duì)偶式。多變量的“異或”及“同或”： 偶數(shù)個(gè)變量的“同或”等于這偶數(shù)個(gè)變量的“異或”之非。即 n個(gè)變量的“異或”邏輯的輸出值和輸入變量取值的對(duì)應(yīng)關(guān)系是：輸入變量的取值組合中，有奇數(shù)個(gè)1時(shí)，“異或”邏輯的輸出值為1；反之，輸出值為0。利用此特性，可作為奇偶校驗(yàn)碼校驗(yàn)位的產(chǎn)生/校驗(yàn)電路。 正負(fù)邏輯 在數(shù)字系統(tǒng)中，邏輯值是用邏輯電平表示的。若用邏輯高電平UH表示邏輯“真”，用邏輯低電平UL表示邏輯“假”，則稱為正邏輯；反之，則稱為負(fù)邏輯。本教材采用正邏輯。（注意：同一個(gè)邏輯電路實(shí)現(xiàn)的輸入輸出的電平關(guān)系是確定的，但規(guī)定正邏輯與負(fù)邏

5、輯后實(shí)現(xiàn)的邏輯關(guān)系是不同的） 邏輯運(yùn)算的優(yōu)先級(jí)別 邏輯運(yùn)算的完備性 “與”、“或”、“非”是邏輯代數(shù)中三種最基本的邏輯運(yùn)算。 任何邏輯函數(shù)都可以用這三種運(yùn)算的組合來構(gòu)成。即任何數(shù)字系統(tǒng)都可以用這三種邏輯門來實(shí)現(xiàn)。因此，稱“與”、“或”、 “非”是一個(gè)完備集合，簡(jiǎn)稱完備集。但是，它不是最好的完備集，因?yàn)橛盟鼘?shí)現(xiàn)邏輯函數(shù)，必須同時(shí)使用三種不同的邏輯門，這對(duì)數(shù)字系統(tǒng)的制造、維修都不方便。由反演律(參見第三章 摩根定理)可以看出，利用“與”和“非”可以得出“或”；利用“或”和“非”可以得出“與”。因此，“與非”、“或非”、 “與或非”這三種復(fù)合運(yùn)算中的任何一種都能實(shí)現(xiàn)“與”、 “或”、“非”的功能，即

6、這三種復(fù)合運(yùn)算各自都是完備集。 集成邏輯門由于軟件工程專業(yè)沒有電路、模擬電子的先修課程，此部分涉及到電路細(xì)節(jié)部分不作要求，只概念性地了解相關(guān)集成邏輯芯片的邏輯功能及芯片系列的參數(shù)等。 把若干個(gè)有源器件和無源器件及其連線，按照一定的功能要求，制做在同一塊半導(dǎo)體基片上，這樣的產(chǎn)品叫集成電路。若它完成的功能是邏輯功能或數(shù)字功能， 則稱為邏輯集成電路或數(shù)字集成電路。最簡(jiǎn)單的數(shù)字集成電路是集成邏輯門。 集成邏輯門，按照其組成的有源器件的不同可分為兩大類： 一類是雙極性（型）晶體管邏輯門（TTL門晶體管-晶體管邏輯門）；另一類是單極性（型）絕緣柵場(chǎng)效應(yīng)管邏輯門，簡(jiǎn)稱MOS門。 單極性MOS門主要有PMOS

7、門(P溝道增強(qiáng)型MOS管構(gòu)成的邏輯門)、NMOS門(N溝道增強(qiáng)型MOS管構(gòu)成的邏輯門)和CMOS門(利用PMOS管和NMOS管構(gòu)成的互補(bǔ)電路構(gòu)成的門電路，故又叫做互補(bǔ)MOS門。OC門與三態(tài)門 OC門可實(shí)現(xiàn)“線與”功能，這是TTL門電路做不到的。三態(tài)門的輸出除了“0”、“1”狀態(tài)外，還有“高阻”態(tài)。(控制端信號(hào)的作用：選通)TTL 與 MOS集成邏輯門 多余輸入端的處理： 與門/與非門多余輸入端接高電平 或門/或非門多余輸入端接低電平要牢記各種門電路的邏輯符號(hào)！（教材 P243244）第三章 布爾代數(shù)與邏輯函數(shù)化簡(jiǎn)基本公式 基本法則：代入法則：邏輯等式中的任何變量A，都可用另一函數(shù)Z代替，等式仍

8、然成立。 對(duì)偶法則：對(duì)于任何一個(gè)邏輯表達(dá)式 F， 如果將其中的“+”換成“”， “”換成“+”， “”換成“0”， “0”換成“1”，并保持原先的邏輯優(yōu)先級(jí)，變量不變，兩變量以上的非號(hào)不動(dòng)，則可得原函數(shù) F的對(duì)偶式 G，且 F 和 G 互為對(duì)偶式。 根據(jù)對(duì)偶法則知原式F成立，則其對(duì)偶式也一定成立。反演法則：將原函數(shù)F中的“”換成“+”, “+”換成“”； “0”換成“1”， “1”換成“0”； 原變量換成反變量，反變量換成原變量，長(zhǎng)非號(hào)即兩個(gè)或兩個(gè)以上變量的非號(hào)不變，即可得反函數(shù)。 由原函數(shù)求反函數(shù)，稱為反演或求反。摩根定律是進(jìn)行反演的重要工具。多次應(yīng)用摩根定律，可以求出一個(gè)函數(shù)的反函數(shù)。當(dāng)函

9、數(shù)較復(fù)雜時(shí)， 求反過程就相當(dāng)麻煩。為此，人們從實(shí)踐中歸納出求反演法則，可一步快速求出反函數(shù) 邏輯函數(shù)不同形式的轉(zhuǎn)換邏輯函數(shù)的表達(dá)形式通?？煞譃槲宸N： (要掌握 畫對(duì)應(yīng)的邏輯電路圖) 與或式、與非-與非式、與或非式、或與式、或非-或非式邏輯函數(shù)的代數(shù)法化簡(jiǎn)邏輯函數(shù)化簡(jiǎn)的原則 邏輯函數(shù)化簡(jiǎn)， 并沒有一個(gè)嚴(yán)格的原則，通常遵循以下幾條原則： (1) 邏輯電路所用的門最少； (2) 各個(gè)門的輸入端要少； (3) 邏輯電路所用的級(jí)數(shù)要少； (4) 邏輯電路能可靠地工作。卡諾圖化簡(jiǎn) （依據(jù)：邏輯相鄰的兩個(gè)與項(xiàng)可以合并為一項(xiàng)并消去一個(gè)變量）最小項(xiàng)標(biāo)準(zhǔn)式的定義由一般式獲得最小項(xiàng)標(biāo)準(zhǔn)式的方法最小項(xiàng)的性質(zhì)：(1)

10、對(duì)任何變量的函數(shù)式來講，全部最小項(xiàng)之和為1， 即(2) 兩個(gè)不同最小項(xiàng)之積為 0， 即 (3) n 變量有 2n 項(xiàng)最小項(xiàng)， 且對(duì)每一最小項(xiàng)而言， 有n個(gè)最小項(xiàng)與之相鄰?？ㄖZ圖的結(jié)構(gòu) 相鄰最小項(xiàng)合并規(guī)律 (1) 兩相鄰項(xiàng)可合并為一項(xiàng)， 消去一個(gè)取值不同的變量，保留相同變量； (2) 四相鄰項(xiàng)可合并為一項(xiàng)， 消去兩個(gè)取值不同的變量，保留相同變量， 標(biāo)注為1原變量，0反變量； (3) 八相鄰項(xiàng)可合并為一項(xiàng)，消去三個(gè)取值不同的變量，保留相同變量，標(biāo)注與變量關(guān)系同上?？ㄖZ圖的畫圈原則是把具有循環(huán)相鄰關(guān)系的最小項(xiàng)圈在一起與或邏輯形式的卡諾圖化簡(jiǎn)步驟 (1) 將原始函數(shù)用卡諾圖表示（最小項(xiàng)標(biāo)準(zhǔn)式、一般與或

11、式均可）； (2) 根據(jù)最小項(xiàng)合并規(guī)律畫卡諾圈， 圈住全部“”方格； (3) 將上述全部卡諾圈的化簡(jiǎn)結(jié)果，“或”起來即得化簡(jiǎn)后的新函數(shù)。與非邏輯形式的卡諾圖化簡(jiǎn)步驟（將與或式兩次求反即得與非式）。第一步： 在卡諾圖上圈“”方格， 求得最簡(jiǎn)與或式；第二步： 將最簡(jiǎn)與或式兩次求反， 用求反律展開一次，得到與非表示式；或與邏輯形式的卡諾圖化簡(jiǎn)步驟 首先從卡諾圖上求其反函數(shù)，其方法是圈“”方格， 然后再取反用反演法則（或摩根定理）即得原函數(shù)的或與式。無關(guān)項(xiàng)及無關(guān)項(xiàng)的應(yīng)用邏輯問題分完全描述和非完全描述兩種。對(duì)應(yīng)于變量的每一組取值，函數(shù)都有定義，即在每一組變量取值下， 函數(shù) F 都有確定的值，不是“”就是

12、“”， 邏輯函數(shù)與每個(gè)最小項(xiàng)均有關(guān)，這類問題稱為完全描述問題。 在實(shí)際的邏輯問題中，變量的某些取值組合不允許出現(xiàn)， 或者是變量之間具有一定的制約關(guān)系。我們將這類問題稱為非完全描述，該函數(shù)只與部分最小項(xiàng)有關(guān)，而與另一些最小項(xiàng)無關(guān)，我們用或者用表示。 兩種表示法：或： （滿足約束關(guān)系式的輸入變量取值為“合法”取值，不滿足約束關(guān)系式的輸入變量取值為“非法”取值無關(guān)項(xiàng)）有利于邏輯函數(shù)的化簡(jiǎn)時(shí)可以利用相應(yīng)的無關(guān)項(xiàng)。邏輯函數(shù)的描述方法常用的有：真值表法、布爾代數(shù)法、卡諾圖法、邏輯圖法、波形(時(shí)序)圖法（其中 布爾代數(shù)法、邏輯圖法 具有“多樣性”）真值表 邏輯函數(shù)（最小項(xiàng)標(biāo)準(zhǔn)）式 （原函數(shù)，反函數(shù)） 卡諾圖

13、第四章 組合邏輯電路組合邏輯電路的定義組合邏輯電路的分析過程： (1) 由給定的邏輯電路圖， 寫出輸出端（關(guān)于輸入）的邏輯表達(dá)式； (2) 列出真值表； (3) 從真值表概括出邏輯功能； (4) 對(duì)原電路進(jìn)行改進(jìn)設(shè)計(jì)，尋找最佳方案(這一步不一定都要進(jìn)行)。組合邏輯電路的設(shè)計(jì)步驟： (1)將文字描述的邏輯命題變換為真值表，這是十分重要的一步。作出真值表前要仔細(xì)分析解決邏輯問題的條件，作出輸入、輸出變量的邏輯規(guī)定，然后列出真值表。 (2) 進(jìn)行函數(shù)化簡(jiǎn)， 化簡(jiǎn)形式應(yīng)依據(jù)選擇什么門而定。 (3) 根據(jù)化簡(jiǎn)結(jié)果和選定的門電路， 畫出邏輯電路圖。常用中規(guī)模組合邏輯部件的原理和應(yīng)用以掌握原理和器件的外部特

14、性（邏輯關(guān)系）為主，內(nèi)部電路的細(xì)節(jié)不必深究！半加器與全加器的定義（理解掌握全加器真值表）全加器的應(yīng)用（了解）編碼器 優(yōu)先編碼器譯碼器及其應(yīng)用集成電路譯碼器的特點(diǎn)： 為了減輕信號(hào)的負(fù)載，故集成電路輸入一般都采用緩沖級(jí)，這樣外界信號(hào)只驅(qū)動(dòng)一個(gè)門。 為了降低功率損耗，譯碼器的輸出端常常是反碼輸出，即輸出低電位有效。 為了便于擴(kuò)大功能，增加了一些功能端，如使能端等。 譯碼器的應(yīng)用：譯碼器除了用來驅(qū)動(dòng)各種顯示器件外，還可實(shí)現(xiàn)存儲(chǔ)系統(tǒng)和其它數(shù)字系統(tǒng)的地址譯碼、組成脈沖分配器、程序計(jì)數(shù)器、代碼轉(zhuǎn)換和邏輯函數(shù)發(fā)生器等。 由變量譯碼器可知，它的輸出端就表示一項(xiàng)最小項(xiàng)（集成電路譯碼器輸出端就表示一項(xiàng)最小項(xiàng)的“非”

15、），而邏輯函數(shù)可以用最小項(xiàng)表示，利用這個(gè)特點(diǎn)，可以實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)，而不需要經(jīng)過化簡(jiǎn)過程。 數(shù)據(jù)選擇器及其應(yīng)用數(shù)字比較器（集成數(shù)字比較器）（了解）組合邏輯電路中的競(jìng)爭(zhēng)與冒險(xiǎn)競(jìng)爭(zhēng)冒險(xiǎn)的概念及其產(chǎn)生原理由于各路徑邏輯門電路傳輸時(shí)間的不同，造成輸入端的信號(hào)到達(dá)終點(diǎn)的時(shí)間有先有后，這種現(xiàn)象稱為競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)的存在，在某些特定情況下，會(huì)令輸出出現(xiàn)短暫的“誤動(dòng)作”出現(xiàn)不應(yīng)出現(xiàn)的正脈沖（偏“0”冒險(xiǎn)）或負(fù)脈沖（偏“1”冒險(xiǎn)）。消除競(jìng)爭(zhēng)冒險(xiǎn)的方法（了解） （1）修改邏輯設(shè)計(jì)（增加多余項(xiàng)）。 （2）利用濾波電路。 （3）增加選通電路。第五章 觸 發(fā) 器時(shí)序邏輯電路的特點(diǎn)：在任何時(shí)刻電路產(chǎn)生的穩(wěn)定輸出信號(hào)不

16、僅與該時(shí)刻電路的輸入信號(hào)有關(guān)，而且還與電路過去的狀態(tài)有關(guān)。由于它與過去的狀態(tài)有關(guān)，所以電路中必須具有“記憶”功能的器件（觸發(fā)器），記住電路過去的狀態(tài)，并與輸入信號(hào)共同決定電路的現(xiàn)時(shí)輸出。時(shí)序電路分類：同步時(shí)序電路和異步時(shí)序電路。（有無統(tǒng)一的CP脈沖）米里(Mealy)型和莫爾(Moore)型。（按輸出變量的依從關(guān)系來分）米里型電路的輸出是輸入變量及現(xiàn)態(tài)的函數(shù)；莫爾型電路的輸出只與電路狀態(tài)的現(xiàn)態(tài)有關(guān)觸發(fā)器的基本性質(zhì)是： (1) 具有兩個(gè)穩(wěn)定的狀態(tài)，分別表示二進(jìn)制數(shù)碼的“1”和“0”； (2) 由一個(gè)穩(wěn)態(tài)到另一穩(wěn)態(tài)，必須有外界信號(hào)的觸發(fā)。否則它將長(zhǎng)期穩(wěn)定在某個(gè)狀態(tài)，即長(zhǎng)期保持所記憶的信息； (3)

17、 具有兩個(gè)輸出端：原碼輸出 Q 和反碼輸出 Q。一般用 Q 的狀態(tài)表明觸發(fā)器的狀態(tài)。如外界信號(hào)使 Q = Q， 則破壞了觸發(fā)器的狀態(tài)，這種情況在實(shí)際運(yùn)用中是不允許出現(xiàn)的。 觸發(fā)器（Flip Flop）臺(tái)灣譯作正反器，學(xué)名“雙穩(wěn)態(tài)多諧振蕩器”（Bistable Multivibrator）?；綬S觸發(fā)器時(shí)鐘控制的RS觸發(fā)器D觸發(fā)器 特征方程：Qn+1=DT觸發(fā)器JK觸發(fā)器 特征方程： （JK觸發(fā)器可構(gòu)造T觸發(fā)器、D觸發(fā)器）集成觸發(fā)器 為解決觸發(fā)器的空翻和振蕩現(xiàn)象而設(shè)計(jì)的邊沿觸發(fā)的實(shí)用器件。 常采用的電路結(jié)構(gòu)：維持阻塞觸發(fā)器、邊沿觸發(fā)器、主從觸發(fā)器觸發(fā)器的直接置位（Sd Pr）端 和 直接復(fù)位（

18、Rd Clear）端觸發(fā)器的邏輯符號(hào)（具有多輸入控制端的集成觸發(fā)器各信號(hào)相“與”）第六章 時(shí)序邏輯電路時(shí)序電路的分析步驟 （同步、異步） 1. 看清電路 2. 寫出方程 (激勵(lì)方程、次態(tài)方程、輸出方程)3. 列出狀態(tài)遷移（真值）表 4. 作出狀態(tài)轉(zhuǎn)換圖 5. 功能描述 同步時(shí)序電路的設(shè)計(jì)步驟（不同問題步驟不一定相同）1. 根據(jù)設(shè)計(jì)要求建立原始狀態(tài)圖（或已有指定）2. 狀態(tài)化簡(jiǎn)*、狀態(tài)分配（要考慮能否自啟動(dòng)，必要時(shí)修改設(shè)計(jì)）3. 根據(jù)狀態(tài)轉(zhuǎn)換圖 確立狀態(tài)遷移（真值）表5. 選擇（或按要求使用指定的）觸發(fā)器類型6. 根據(jù)狀態(tài)真值表確定 激勵(lì)方程和 輸出方程7. 有利用無關(guān)項(xiàng)化簡(jiǎn)時(shí)有時(shí)要檢查自啟動(dòng)情

19、況必要時(shí)修改設(shè)計(jì)*8. 畫出邏輯圖*注：有時(shí)無此步驟計(jì) 數(shù) 器 計(jì)數(shù)器的分類 1. 按進(jìn)位模數(shù)來分 所謂進(jìn)位模數(shù)，就是計(jì)數(shù)器所經(jīng)歷的獨(dú)立狀態(tài)總數(shù)，即進(jìn)位制的數(shù)。 (1) 模 2 計(jì)數(shù)器：進(jìn)位模數(shù)為 2n 的計(jì)數(shù)器均稱為模2 計(jì)數(shù)器。其中n為觸發(fā)器級(jí)數(shù)。 (2) 非模 2 計(jì)數(shù)器：進(jìn)位模數(shù)非2n,用得較多的如十進(jìn)制計(jì)數(shù)器。 2. 按計(jì)數(shù)脈沖輸入方式分 (1) 同步計(jì)數(shù)器：計(jì)數(shù)脈沖引至所有觸發(fā)器的CP端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時(shí)翻轉(zhuǎn)。 (2) 異步計(jì)數(shù)器：計(jì)數(shù)脈沖并不引至所有觸發(fā)器的CP端，有的觸發(fā)器的CP端，是其它觸發(fā)器的輸出，因此觸發(fā)器不是同時(shí)動(dòng)作。 3. 按計(jì)數(shù)增減趨勢(shì)分 (1) 遞增計(jì)數(shù)器：每來一個(gè)計(jì)數(shù)脈沖，觸發(fā)器組成的狀態(tài)就按二進(jìn)制代碼規(guī)律增加。這種計(jì)數(shù)器有時(shí)又稱加法計(jì)數(shù)器。 (2) 遞減計(jì)數(shù)器：每來一個(gè)計(jì)數(shù)脈沖，觸發(fā)器組成的狀態(tài)，按二進(jìn)制代碼規(guī)律減少。有