1、1第第8 8章章 數(shù)字電路基礎(chǔ)數(shù)字電路基礎(chǔ)基本要求基本要求掌握二進(jìn)制數(shù)、十進(jìn)制數(shù)、十六進(jìn)制數(shù)和掌握二進(jìn)制數(shù)、十進(jìn)制數(shù)、十六進(jìn)制數(shù)和8421BCD碼的表示方法及整數(shù)的相互轉(zhuǎn)換。碼的表示方法及整數(shù)的相互轉(zhuǎn)換。掌握基本邏輯運(yùn)算及邏輯門掌握基本邏輯運(yùn)算及邏輯門基本內(nèi)容基本內(nèi)容數(shù)字電路的特點(diǎn)數(shù)字電路的特點(diǎn)數(shù)制數(shù)制碼制碼制基本邏輯運(yùn)算及邏輯門基本邏輯運(yùn)算及邏輯門 28.1 數(shù)字電路的特點(diǎn)數(shù)字電路的特點(diǎn) 1 1）數(shù)字信號只有兩種狀態(tài)；）數(shù)字信號只有兩種狀態(tài)；2 2）數(shù)字電路中的晶體管多工作于開關(guān)狀；）數(shù)字電路中的晶體管多工作于開關(guān)狀；3 3）數(shù)字電路主要研究輸入與輸出的邏輯關(guān)）數(shù)字電路主要研究輸入與輸出的邏

2、輯關(guān)系；系；4 4）數(shù)字電路采用的數(shù)學(xué)工具是邏輯代數(shù)；）數(shù)字電路采用的數(shù)學(xué)工具是邏輯代數(shù)；5 5）數(shù)字電路邏輯關(guān)系的表達(dá)方式有邏輯函）數(shù)字電路邏輯關(guān)系的表達(dá)方式有邏輯函數(shù)表達(dá)式、真值表、波形圖、卡若圖、狀數(shù)表達(dá)式、真值表、波形圖、卡若圖、狀態(tài)圖和狀態(tài)表。態(tài)圖和狀態(tài)表。38.2 數(shù)制數(shù)制1.1.常用的數(shù)制常用的數(shù)制十進(jìn)制：十進(jìn)制： (989)(989)D D=9=910102 2+8+810101 1+9+910100 0二進(jìn)制二進(jìn)制: (1001): (1001)B B=1=12 23 3+0+02 22 2+0+02 21 1+1+12 20 0十六進(jìn)制：十六進(jìn)制：(6F)(6F)H H=6

3、=616161 1+15+1516160 042 數(shù)制間的轉(zhuǎn)換數(shù)制間的轉(zhuǎn)換任意進(jìn)制數(shù)任意進(jìn)制數(shù)十進(jìn)制數(shù)：十進(jìn)制數(shù)： 各位系數(shù)乘權(quán)值之和十進(jìn)制數(shù)各位系數(shù)乘權(quán)值之和十進(jìn)制數(shù)十進(jìn)制數(shù)十進(jìn)制數(shù)二進(jìn)制數(shù)：二進(jìn)制數(shù)： 整數(shù)部分整數(shù)部分: :除除2 2取余取余十進(jìn)制數(shù)十進(jìn)制數(shù)十六進(jìn)制數(shù)：十六進(jìn)制數(shù)： 方法與轉(zhuǎn)換成二進(jìn)制數(shù)類似方法與轉(zhuǎn)換成二進(jìn)制數(shù)類似二進(jìn)制數(shù)二進(jìn)制數(shù)十六進(jìn)制數(shù)十六進(jìn)制數(shù) 四位二進(jìn)制數(shù)表示一位十六進(jìn)制數(shù)四位二進(jìn)制數(shù)表示一位十六進(jìn)制數(shù) 反之一位十六進(jìn)制數(shù)表示四位二進(jìn)制數(shù)反之一位十六進(jìn)制數(shù)表示四位二進(jìn)制數(shù)58.3 碼制碼制 用二進(jìn)制數(shù)碼，表示的數(shù)字、字母、符號及其它用二進(jìn)制數(shù)碼，表示的數(shù)字、字母、符

4、號及其它信息的過程稱為信息的過程稱為編碼編碼。表示這些離散信息的二進(jìn)制數(shù)。表示這些離散信息的二進(jìn)制數(shù)碼稱為碼稱為代碼代碼。 用來表示數(shù)值的二進(jìn)制代碼稱為用來表示數(shù)值的二進(jìn)制代碼稱為自然二進(jìn)制數(shù)碼。自然二進(jìn)制數(shù)碼。 例：例： (18)(18)D D(10010)(10010)數(shù)碼數(shù)碼 BCDBCD碼是用四位二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)的代碼，碼是用四位二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)的代碼，最常用的是最常用的是8421BCD8421BCD碼碼。 例：例： (659)(659)D D(0110 0101 1001)(0110 0101 1001)BCDBCD6 最基本的邏輯運(yùn)算為：邏輯與、邏輯或、最基本的邏輯運(yùn)算

5、為：邏輯與、邏輯或、 邏輯邏輯非，實(shí)現(xiàn)邏輯基本運(yùn)算的電子電路稱為邏輯門。非，實(shí)現(xiàn)邏輯基本運(yùn)算的電子電路稱為邏輯門。一一 與邏輯運(yùn)算及與門與邏輯運(yùn)算及與門8.4 8.4 基本邏輯運(yùn)算及邏輯門基本邏輯運(yùn)算及邏輯門 1）因果因果關(guān)系關(guān)系 當(dāng)決定一個(gè)事物當(dāng)決定一個(gè)事物的所有條件都成的所有條件都成立，事件才發(fā)生。立，事件才發(fā)生。3）真值表真值表 A B F 0 0 0 0 1 0 1 0 0 1 1 1 4 ) 邏輯關(guān)系邏輯關(guān)系 入全入全1, 出為出為1 否則否則, 出為出為0。2）邏輯表達(dá)式：）邏輯表達(dá)式： FABABA AB BF F邏輯與邏輯與實(shí)例實(shí)例& &A AB BF F5）邏

6、輯符號）邏輯符號7二、或邏輯運(yùn)算及或門二、或邏輯運(yùn)算及或門1）因果關(guān)系）因果關(guān)系決定一個(gè)事件的條件中，決定一個(gè)事件的條件中，只要有一個(gè)或多個(gè)成立，只要有一個(gè)或多個(gè)成立，事件就發(fā)生事件就發(fā)生。ABF實(shí)例：開關(guān)并聯(lián)2）邏輯表達(dá)式）邏輯表達(dá)式 FA+B3）真值表真值表 A B F 0 0 0 0 1 1 1 0 1 1 1 14）邏輯關(guān)系）邏輯關(guān)系 入全入全0, 0, 出為出為0 0 否則否則, , 出為出為1 1。 5）邏輯符號邏輯符號11A AB BF F8三、邏輯非及非門三、邏輯非及非門1）因果關(guān)系）因果關(guān)系 因果對立。因果對立。2）邏輯表達(dá)式）邏輯表達(dá)式 F3）真值表真值表 A F 0 1

7、1 0AF邏輯非實(shí)例1 1A AF F4）邏輯關(guān)系）邏輯關(guān)系 入全入全0, 0, 出為出為0 0 否則否則, , 出為出為1 1。5）邏輯符號）邏輯符號 9 由基本邏輯門組成的邏輯電路稱為復(fù)合邏輯門。由基本邏輯門組成的邏輯電路稱為復(fù)合邏輯門。常用常用復(fù)合邏輯門復(fù)合邏輯門的特征為：的特征為：四、四、復(fù)合邏輯門復(fù)合邏輯門：與非門與非門 或非門或非門 異或門異或門 同或門同或門名名 稱稱表達(dá)式表達(dá)式符符 號號真值表真值表邏輯邏輯功能功能F F= =A AB B& &A AB BF F0 0 0 0 1 10 0 1 1 1 11 1 0 0 1 11 1 1 1 0 0F=A+BF=

8、A+B11A AB BF F0 0 10 0 10 1 00 1 01 0 01 0 01 1 01 1 0F=AB+AB=A BF=AB+AB=A B=1=1A AB BF F+ +0 0 00 0 00 1 10 1 11 0 11 0 11 1 01 1 0F=A B=A BF=A B=A B= =A AB BF F+ +0 0 10 0 10 1 00 1 01 0 01 0 01 1 11 1 1入全入全1 ，出為出為0 ；否則出否則出1入入全全0， 出為出為1；否則出否則出0入同出入同出0入異出入異出1入同出入同出1入異出入異出010 在數(shù)字電路中，通常用電路的高電平和低電平來分在

9、數(shù)字電路中，通常用電路的高電平和低電平來分別代表邏輯別代表邏輯1 1和邏輯和邏輯0 0，在這種規(guī)定下的邏輯關(guān)系稱，在這種規(guī)定下的邏輯關(guān)系稱為為正邏輯正邏輯。反之稱為。反之稱為負(fù)邏輯負(fù)邏輯。 對于一個(gè)數(shù)字電路，既可以采用正邏輯，也可采用對于一個(gè)數(shù)字電路，既可以采用正邏輯，也可采用負(fù)邏輯。同一電路，如果采用不同的邏輯規(guī)定，那負(fù)邏輯。同一電路，如果采用不同的邏輯規(guī)定，那么電路所實(shí)現(xiàn)的邏輯運(yùn)算是不同的。么電路所實(shí)現(xiàn)的邏輯運(yùn)算是不同的。 五、正負(fù)邏輯五、正負(fù)邏輯負(fù)邏輯負(fù)邏輯輸入輸入 輸輸 出出 X Y X Y 與與 或或 與非與非 或非或非L L L L H HL L L L H HL H H L L

10、HL H H L L HH L H L L HH L H L L HH H H H L LH H H H L L1 1 0 01 0 1 01 0 0 01 1 1 00 1 1 10 0 0 1正邏輯正邏輯輸入輸入 輸輸 出出 X Y X Y 或或 與與 或非或非 與非與非L L L L H HL L L L H HL H H L L HL H H L L HH L H L L HH L H L L HH H H H L LH H H H L L0 01 10 1 0 10 1 1 10 0 0 11 0 0 01 1 1 011六六. 三態(tài)門三態(tài)門 1.常用三態(tài)門的邏輯符號和真值表常用三態(tài)

11、門的邏輯符號和真值表122應(yīng)用應(yīng)用 單向數(shù)據(jù)傳送總線單向數(shù)據(jù)傳送總線 單向總線是分時(shí)傳送的總單向總線是分時(shí)傳送的總線，每次只能傳送線，每次只能傳送A A1 1、A A2 2、A A3 3中的一個(gè)信號。當(dāng)三個(gè)三態(tài)中的一個(gè)信號。當(dāng)三個(gè)三態(tài)門中的某一個(gè)片選信號為門中的某一個(gè)片選信號為1 1時(shí)，時(shí)，其輸入端的數(shù)據(jù)傳送到總線其輸入端的數(shù)據(jù)傳送到總線上上( (數(shù)據(jù)的非數(shù)據(jù)的非) )。當(dāng)三態(tài)門的。當(dāng)三態(tài)門的片選信號都為片選信號都為0 0時(shí)，不傳送信時(shí)，不傳送信號，總線與各三態(tài)門呈斷號，總線與各三態(tài)門呈斷開狀態(tài)開狀態(tài)( (高阻高阻) )。單向數(shù)據(jù)總線單向數(shù)據(jù)總線138.5 集成邏輯門電路集成邏輯門電路一、基本

12、一、基本TTL與非門與非門1.工作原理工作原理1) 輸入至少有一個(gè)為低電平輸入至少有一個(gè)為低電平0.3V UA=0.3V，T1的的A發(fā)射結(jié)導(dǎo)通，發(fā)射結(jié)導(dǎo)通，T2和和T4不足以導(dǎo)通而不足以導(dǎo)通而截止截止 ，使使T3和和D3導(dǎo)通導(dǎo)通，UR 20， UO=UCC-UBE3-UD3=3.6V (高電高電平平) ，實(shí)現(xiàn)，實(shí)現(xiàn)輸入有輸入有0，輸出為，輸出為1的邏輯關(guān)系的邏輯關(guān)系。 2)UA=UB=3.6V(高電平高電平) UCCR1 R3使使T2和和T4飽和導(dǎo)通飽和導(dǎo)通，T1的兩個(gè)發(fā)射結(jié)處于截止?fàn)顟B(tài)，的兩個(gè)發(fā)射結(jié)處于截止?fàn)顟B(tài)，UC2=UCE2+UBE4 =0.3+0.7 =1V，使使T3和和D3截止截止，

13、故，故UO= 0.3V，實(shí)現(xiàn)實(shí)現(xiàn)輸入全輸入全1，輸出為，輸出為0的的與非邏輯關(guān)系。與非邏輯關(guān)系。 若若A、B懸空，懸空，UCC R1 R3仍使仍使T2和和T4飽和導(dǎo)通，飽和導(dǎo)通，輸輸出狀態(tài)與出狀態(tài)與A=1、B=1相同相同。輸出端不能連接在一起。輸出端不能連接在一起。142. TTL與非門的技術(shù)參數(shù)與非門的技術(shù)參數(shù) 1)電壓傳輸特性電壓傳輸特性 AB段截止區(qū)段截止區(qū) UI0.6V時(shí)，時(shí)，T1導(dǎo)通導(dǎo)通UB1小于小于1.3V，T2和和T4截止截止，而，而T3和和D3導(dǎo)通導(dǎo)通,UO=3.6V。 BC段線性區(qū)段線性區(qū) UI=(0.61.3V)，UB2在在0.71.4V之間之間,，T2導(dǎo)通，導(dǎo)通，工作于放

14、工作于放大 區(qū)大 區(qū) ， 而， 而 T4仍 然 截 止 ，仍 然 截 止 ， UIUC2UO 。 CD段轉(zhuǎn)折區(qū)段轉(zhuǎn)折區(qū) UI=(1.3V1.4V)，UB21.4V，T4開始導(dǎo)通開始導(dǎo)通，UC2T3和和D3截止截止，UO 低電平低電平。這一段。這一段稱為特性曲線轉(zhuǎn)折區(qū)。稱為特性曲線轉(zhuǎn)折區(qū)。 DE段飽和區(qū)段飽和區(qū) UI1.4V后，后，T4逐漸由導(dǎo)逐漸由導(dǎo)通進(jìn)入通進(jìn)入飽和導(dǎo)通飽和導(dǎo)通狀態(tài)，狀態(tài)， UO0.3V。152) 輸入和輸出高、低電平以及噪聲容限輸入和輸出高、低電平以及噪聲容限 輸出高電平輸出高電平UOH：典型值典型值UOH=3.6V， UOH（min）=2.4V。 輸出低電平輸出低電平UOL

15、：典型值典型值UOL =0.3V，UOL（max）=0.4V。 輸入高電平輸入高電平UIH：典型值典型值UIH =3.6V， UIH （min）=2.0V。 輸入低電平輸入低電平UIL：典型值典型值UIL =0.3V， UIL （max）= 0.8V。 噪聲容限：衡量邏輯門的抗干擾能力。噪聲容限：衡量邏輯門的抗干擾能力。 高電平噪聲容限高電平噪聲容限UNH=UOH(min)- UIH （min）=0.4V 低電平噪聲容限低電平噪聲容限UNL= UIL （max） -UOL(max =0.4V3) 扇入與扇出系數(shù)扇入與扇出系數(shù)扇入系數(shù)扇入系數(shù)NI：由：由TTLTTL與非門輸入端的個(gè)數(shù)確定。與非門

16、輸入端的個(gè)數(shù)確定。扇出系數(shù)扇出系數(shù)NO：表示一個(gè)邏輯門能驅(qū)動(dòng)同類門的最大數(shù)目。：表示一個(gè)邏輯門能驅(qū)動(dòng)同類門的最大數(shù)目。 NO=IO/IILIOL為為邏輯門輸出電流，邏輯門輸出電流，IIL為驅(qū)動(dòng)同類門的輸入電流。為驅(qū)動(dòng)同類門的輸入電流。164 4) )平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間tPd 平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間tPd是是通導(dǎo)延時(shí)時(shí)間通導(dǎo)延時(shí)時(shí)間tPHL和截止延和截止延時(shí)時(shí)間時(shí)時(shí)間tPLH的平均值，即的平均值，即 tPd =（tPHL+tPLH ）/2 (tPd越小，工作速度越快越小，工作速度越快) 5)靜態(tài)功耗靜態(tài)功耗 它是指與非門空載時(shí)電源總電流它是指與非門空載時(shí)電源總電流IC與電

17、源電壓與電源電壓UCC的乘的乘積，是門電路的重要參數(shù)之一。積，是門電路的重要參數(shù)之一。17二、二、 M0S邏輯門電路邏輯門電路 M0S邏輯門電路是在邏輯門電路是在TTL電路問世之后，開發(fā)出的第電路問世之后，開發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢看，由于二種廣泛應(yīng)用的數(shù)字集成器件，從發(fā)展趨勢看，由于制造工藝的改進(jìn)，制造工藝的改進(jìn)，MOS電路的性能也可能超越電路的性能也可能超越TTL而而成為占主導(dǎo)地位的邏輯器件。成為占主導(dǎo)地位的邏輯器件。 用用MOS場效應(yīng)管場效應(yīng)管( (以下簡稱以下簡稱MOSMOS管管) )作為開關(guān)元件的邏作為開關(guān)元件的邏輯電路總稱為輯電路總稱為MOS電路。電路。 MO

18、SMOS管按所用材料可分為管按所用材料可分為P P溝道和溝道和N N溝道兩大類；按制造工藝又分成增強(qiáng)型和耗盡溝道兩大類；按制造工藝又分成增強(qiáng)型和耗盡型兩種。這樣型兩種。這樣MOSMOS管有四種類型管有四種類型:(l)N:(l)N溝道增強(qiáng)型溝道增強(qiáng)型;(2)N;(2)N溝道耗盡型溝道耗盡型; (3)P; (3)P溝道增強(qiáng)型溝道增強(qiáng)型;(4)P;(4)P溝道耗盡型。溝道耗盡型。 由由N溝道溝道MOS管、管、P溝道溝道MOS管和管和N、P溝道溝道MOS管兩管兩者結(jié)合，分別構(gòu)成者結(jié)合，分別構(gòu)成NMOS門電路、門電路、PMOS門電路和門電路和CMOS門電路。門電路。181. N1. N溝道增強(qiáng)型和溝道增

19、強(qiáng)型和P P溝道增強(qiáng)型溝道增強(qiáng)型MOS管及其開關(guān)特性管及其開關(guān)特性 N溝道增強(qiáng)型溝道增強(qiáng)型MOS管的開啟電壓管的開啟電壓UT為正值，為正值，P溝道增強(qiáng)型溝道增強(qiáng)型MOS管的開啟電壓管的開啟電壓UT為負(fù)值，當(dāng)柵源電壓為負(fù)值，當(dāng)柵源電壓U UGSGS的絕對值的絕對值大于大于UT 比較多的情況下，漏源電流比較多的情況下，漏源電流IDS較大，也就是漏源導(dǎo)通，較大，也就是漏源導(dǎo)通，其電阻其電阻Ron較小，反之，漏源處于較小，反之，漏源處于截止截止 。 通過控制柵源電壓通過控制柵源電壓UGS來控制其漏、源之間的導(dǎo)通或截止，來控制其漏、源之間的導(dǎo)通或截止，使使MOS管工作在開、關(guān)狀態(tài)。管工作在開、關(guān)狀態(tài)。

20、N溝道溝道漏極漏極柵極柵極源極源極襯底襯底P溝道溝道N溝通增強(qiáng)型溝通增強(qiáng)型MOSMOS管符號和轉(zhuǎn)移特性管符號和轉(zhuǎn)移特性P溝通增強(qiáng)型溝通增強(qiáng)型MOSMOS管符號和轉(zhuǎn)移特性管符號和轉(zhuǎn)移特性開啟電壓開啟電壓 漏極漏極柵極柵極源極源極襯底襯底192 . NMOS邏輯電路邏輯電路 1）非門）非門 T1稱為負(fù)載管稱為負(fù)載管，T2是開關(guān)管。是開關(guān)管。由于由于T1柵極始終接到柵極始終接到UDD (UDD =5V)，所以，所以T1始終導(dǎo)通。始終導(dǎo)通。 當(dāng)當(dāng)UA=0V時(shí)，時(shí)， T2截止，輸出電截止，輸出電壓壓UF= UDD-UT，為高電平。，為高電平。 當(dāng)當(dāng)UA=5V時(shí)，時(shí)，T1、T2均導(dǎo)通，均導(dǎo)通， Ron1R

21、on2 ，輸出電壓為，輸出電壓為 UF= UDD Ron2 /(Ron1+Ron2)0V 由此，可知電路實(shí)現(xiàn)非邏輯運(yùn)由此，可知電路實(shí)現(xiàn)非邏輯運(yùn)算算 F= 。 202 ） 與非門和或非門與非門和或非門 當(dāng)兩個(gè)輸入當(dāng)兩個(gè)輸入A，B至少有一個(gè)為低電平至少有一個(gè)為低電平時(shí)，時(shí)，T2、T3至少有一個(gè)截止，串聯(lián)回路至少有一個(gè)截止，串聯(lián)回路斷開，所以輸出為高電平；當(dāng)輸入斷開，所以輸出為高電平；當(dāng)輸入A，B全為高電平時(shí)，全為高電平時(shí)，T2、T3都導(dǎo)通，輸出都導(dǎo)通，輸出為低電平。因此該電路實(shí)現(xiàn)與非運(yùn)算為低電平。因此該電路實(shí)現(xiàn)與非運(yùn)算: F=AB 當(dāng)輸入當(dāng)輸入A，B全為低電平時(shí)，全為低電平時(shí)，T2、T3都截都截止

22、，輸出止，輸出F為高電平；當(dāng)輸入至少有一為高電平；當(dāng)輸入至少有一個(gè)為高電平時(shí)，個(gè)為高電平時(shí)，T2、T3至少有一個(gè)導(dǎo)通，至少有一個(gè)導(dǎo)通，輸出為低電平。所以該電路實(shí)現(xiàn)或非運(yùn)輸出為低電平。所以該電路實(shí)現(xiàn)或非運(yùn)算算: F=BA 213 . CMOS邏輯電路邏輯電路 1）非門）非門 由一個(gè)由一個(gè)P溝道增強(qiáng)型溝道增強(qiáng)型MOS管管T1和一個(gè)和一個(gè)N溝道增強(qiáng)型溝道增強(qiáng)型MOS管管T2構(gòu)成，構(gòu)成，UDD大于大于T1、T2開啟電壓絕對值之和。開啟電壓絕對值之和。 當(dāng)當(dāng)UA=0V(低電平低電平)時(shí)，時(shí)，T1管的柵源極電管的柵源極電壓壓UGS1=-UDD，故，故T1導(dǎo)通，輸出與導(dǎo)通，輸出與UDD相連相連UF=UDD(

23、高電平高電平) ；而；而UGS2 =0V，T2截止，輸出與地?cái)嚅_，。截止，輸出與地?cái)嚅_，。 當(dāng)當(dāng)UA=UDD(高電平高電平)時(shí)時(shí), T1管的柵源極電管的柵源極電壓壓UGS1=0V，T1截止，輸出與截止，輸出與UDD斷開；斷開；而而UGS2 =UDD，T2導(dǎo)通，輸出與地相連，導(dǎo)通，輸出與地相連， UF= 0V(低電平低電平)。因此，電路實(shí)現(xiàn)非。因此，電路實(shí)現(xiàn)非運(yùn)算運(yùn)算: F= 。222） 與非門與非門 同非門電路相比，增加一個(gè)同非門電路相比，增加一個(gè)P溝溝道管與原道管與原P溝道管并接，增加一溝道管并接，增加一個(gè)個(gè)N溝道管與原溝道管與原N溝道管串接。每溝道管串接。每個(gè)輸入分別控制一對個(gè)輸入分別控制

24、一對P、N溝道管。溝道管。 A 或或B中至少有一個(gè)為低電平中至少有一個(gè)為低電平0時(shí)，時(shí)，兩個(gè)兩個(gè)P溝道管也至少有一個(gè)導(dǎo)通，溝道管也至少有一個(gè)導(dǎo)通，而兩個(gè)而兩個(gè)N溝道管有一個(gè)截止，輸溝道管有一個(gè)截止，輸出出F=1(高電平高電平)。只有。只有A =B=1時(shí)，時(shí)，兩個(gè)兩個(gè)P溝道管都截止，兩個(gè)溝道管都截止，兩個(gè)N溝道溝道管都導(dǎo)通，管都導(dǎo)通，F(xiàn)=0。所以電路實(shí)現(xiàn)。所以電路實(shí)現(xiàn)與非運(yùn)算與非運(yùn)算: F= 通過串接通過串接N溝道管、并接溝道管、并接P溝道管，溝道管，實(shí)現(xiàn)多于兩輸入的與非實(shí)現(xiàn)多于兩輸入的與非 門。門。AB232） 或非門或非門 在非門電路基礎(chǔ)上，增加一個(gè)串聯(lián)在非門電路基礎(chǔ)上，增加一個(gè)串聯(lián)連接的連

25、接的P溝道管，一個(gè)并聯(lián)連接溝道管，一個(gè)并聯(lián)連接N溝溝道管。當(dāng)?shù)拦堋．?dāng)A 或或B至少有一個(gè)為高電至少有一個(gè)為高電平平1時(shí)，時(shí)，T1和和T3至少有一個(gè)截止，至少有一個(gè)截止，而而T2和和T4至少有一個(gè)導(dǎo)通，因此，至少有一個(gè)導(dǎo)通，因此，輸出輸出F=1(低電平低電平)。只有當(dāng)輸入。只有當(dāng)輸入A=B=0時(shí)，時(shí)，T1和和T3導(dǎo)通，導(dǎo)通，T2和和T4截截止，輸出止，輸出F=1。所以電路實(shí)現(xiàn)或非。所以電路實(shí)現(xiàn)或非運(yùn)算運(yùn)算:F= 通過串接多個(gè)通過串接多個(gè)P溝道管，并接多個(gè)溝道管，并接多個(gè)N溝道管，可實(shí)現(xiàn)多于兩輸入的或非溝道管，可實(shí)現(xiàn)多于兩輸入的或非門。門。 CMOS門電路的工作速度接近門電路的工作速度接近TTL電路，而它的功耗遠(yuǎn)比電路，而它的功耗