1、鏈接演示文稿主頁(yè)面第第 4 章章 組合邏輯電路組合邏輯電路第第 4 章組合邏輯電路章組合邏輯電路 概述概述組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)數(shù)值比較器數(shù)值比較器數(shù)據(jù)選擇器數(shù)據(jù)選擇器譯碼器和數(shù)據(jù)分配器譯碼器和數(shù)據(jù)分配器編碼器編碼器組合邏輯電路的分析和設(shè)計(jì)方法組合邏輯電路的分析和設(shè)計(jì)方法本章小結(jié)本章小結(jié)加法器加法器常用組合常用組合邏輯電路邏輯電路第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)主要要求：主要要求： 掌握掌握組合邏輯電路和時(shí)序邏輯電路的概念組合邏輯電路和時(shí)序邏輯電路的概念。 掌握組合邏輯電路的特點(diǎn)，了解其描述方掌握組合邏輯電路的特點(diǎn)，了解其描述方法。法。 4.1概述概述

2、第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)指任一時(shí)刻的輸出只取決于指任一時(shí)刻的輸出只取決于同一時(shí)刻輸入狀態(tài)的組合，而與同一時(shí)刻輸入狀態(tài)的組合，而與電路原有的狀態(tài)無(wú)關(guān)的電路。電路原有的狀態(tài)無(wú)關(guān)的電路。 數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為 組合邏輯電路組合邏輯電路 時(shí)序邏輯電路時(shí)序邏輯電路 指任一時(shí)刻的輸出不僅取決于指任一時(shí)刻的輸出不僅取決于同一時(shí)刻輸入信號(hào)的組合，而且與同一時(shí)刻輸入信號(hào)的組合，而且與電路原有的狀態(tài)有關(guān)的電路。電路原有的狀態(tài)有關(guān)的電路。 一、組合邏輯電路的概念一、組合邏輯電路的概念 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)組合邏輯電路

3、的邏輯功能特點(diǎn)：組合邏輯電路的邏輯功能特點(diǎn)： 沒(méi)有存儲(chǔ)和記憶功能。沒(méi)有存儲(chǔ)和記憶功能。 組合電路的組成特點(diǎn)：組合電路的組成特點(diǎn)： 由門(mén)電路構(gòu)成，不含記憶單元，只存在從由門(mén)電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒(méi)有反饋回路。輸入到輸出的通路，沒(méi)有反饋回路。 組合電路的描述方法主要有邏輯表達(dá)式、組合電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。真值表、卡諾圖和邏輯圖等。 二、組合邏輯電路的特點(diǎn)與描述方法二、組合邏輯電路的特點(diǎn)與描述方法 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)主要要求：主要要求：掌握組合邏輯電路掌握組合邏輯電路分析分析方法方法與設(shè)計(jì)方法。與設(shè)計(jì)方法。

4、4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法組合邏輯電路的分析方法和設(shè)計(jì)方法 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)4.2.1 組合邏輯電路的分析組合邏輯電路的分析分析思路：分析思路：基本步驟：基本步驟：根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)根據(jù)給定邏輯電路，找出輸出輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。系，從而確定電路的邏輯功能。 根據(jù)給定邏輯圖根據(jù)給定邏輯圖寫(xiě)出輸出邏輯式寫(xiě)出輸出邏輯式，并進(jìn)行必要的，并進(jìn)行必要的化簡(jiǎn)化簡(jiǎn)列真值表列真值表分析邏輯功能分析邏輯功能第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)輸輸 出出11001100YBA輸輸 入入00111 00 11112Y

5、AY 例例 分析下圖所示邏輯分析下圖所示邏輯 電路的功能。電路的功能。解：解： ( (1) )寫(xiě)出輸出邏輯函數(shù)式寫(xiě)出輸出邏輯函數(shù)式BABA ABBABAABB( (3) )分析邏輯功能分析邏輯功能( (2) )列邏輯函數(shù)真值表列邏輯函數(shù)真值表通過(guò)分析真值表可知：當(dāng)通過(guò)分析真值表可知：當(dāng)A、B輸入的狀態(tài)不同時(shí)，輸入的狀態(tài)不同時(shí)，輸出輸出Y= 1；當(dāng)；當(dāng)A、B輸入的狀態(tài)相同時(shí)，輸出輸入的狀態(tài)相同時(shí)，輸出Y= 0；因此，；因此，圖示電路具有異或功能，為異或門(mén)。圖示電路具有異或功能，為異或門(mén)。Y3ABYY1Y2Y2ABY 1YY1Y313YBYABA32YYYBA)()(BABBAAABBABA為了方

6、便寫(xiě)表達(dá)式，可在圖中為了方便寫(xiě)表達(dá)式，可在圖中標(biāo)注中間變量，如標(biāo)注中間變量，如Y Y1 1、Y Y2 2、Y Y3 3第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) 例例 分析下圖所示邏輯分析下圖所示邏輯 電路的功能。電路的功能。解：解： ( (1) )寫(xiě)出輸出邏輯函數(shù)式寫(xiě)出輸出邏輯函數(shù)式BAY 1ABCCBACBACBA CBACBA )(CYY 1CBA ABCYY1YY1001010100111( (3) )分析邏輯功能分析邏輯功能( (2) )列邏輯函數(shù)真值表列邏輯函數(shù)真值表111011101001110010100000YCBA輸輸 出出輸輸 入入01010000111100001

7、111通過(guò)分析真值表可知：通過(guò)分析真值表可知：A、B、C 三個(gè)輸入變量中，有奇數(shù)個(gè)三個(gè)輸入變量中，有奇數(shù)個(gè) 1時(shí)，輸出為時(shí)，輸出為 1，否則輸出為，否則輸出為 0。因此，圖示電路為三位奇校驗(yàn)電路。因此，圖示電路為三位奇校驗(yàn)電路。0101001100111111第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)由由 Si 表達(dá)式表達(dá)式可知，當(dāng)輸入有可知，當(dāng)輸入有奇數(shù)個(gè)奇數(shù)個(gè) 1 時(shí)，時(shí)，Si = 1，否則，否則 Si = 0。 例例 分析下圖電路的邏輯功能。分析下圖電路的邏輯功能。解：解：( (2) )列真值表列真值表( (1) )寫(xiě)出輸出邏輯函數(shù)式寫(xiě)出輸出邏輯函數(shù)式AiBiCi-1CiSiiii

8、iiiBACBAC 1)(iiiiiiiiBACBACBA 11AiBi Ci-10100 01 11 10 1 1 1 1111011101001110010100000CiSiCi-1BiAi輸輸 出出輸輸 入入11110000由由 Ci 表達(dá)表達(dá)式可畫(huà)出其式可畫(huà)出其卡諾圖為：卡諾圖為：11101000 列出列出真值表真值表1 iiiiCBAS第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) 例例 分析下圖電路的邏輯功能。分析下圖電路的邏輯功能。解：解：( (2) )列真值表列真值表( (1) )寫(xiě)出輸出邏輯函數(shù)式寫(xiě)出輸出邏輯函數(shù)式AiBiCi-1CiSiiiiiiiBACBAC 1)(i

9、iiiiiiiBACBACBA 11111011101001110010100000CiSiCi-1BiAi輸輸 出出輸輸 入入11110000111010001 iiiiCBAS( (3) )分析邏輯功能分析邏輯功能將兩個(gè)一位二進(jìn)制數(shù)將兩個(gè)一位二進(jìn)制數(shù) Ai 、Bi 與低位來(lái)的進(jìn)與低位來(lái)的進(jìn)位位 Ci- -1 相加，相加，Si 為本位和，為本位和，Ci 為向高位產(chǎn)生的為向高位產(chǎn)生的進(jìn)位。這種功能的電路稱為全加器。進(jìn)位。這種功能的電路稱為全加器。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) 例例 分析下圖電路的邏輯功能。分析下圖電路的邏輯功能。BCCBMACi)(CBAS 分析邏輯功能分析

10、邏輯功能M為控制位為控制位.M=0時(shí)時(shí):全加器全加器,同前同前(C為低為低 位進(jìn)位）位進(jìn)位）M=1時(shí)時(shí):帶借位的減法器帶借位的減法器,將將兩個(gè)一位二進(jìn)制數(shù)兩個(gè)一位二進(jìn)制數(shù) A、B 與與低位來(lái)的借位低位來(lái)的借位 C 相減，相減，S 為為本位差，本位差，CO 為向高位產(chǎn)生為向高位產(chǎn)生的借位。的借位。 1111&1A B C MSCO第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)4.2.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 設(shè)計(jì)思路：設(shè)計(jì)思路：與分析過(guò)程相反，根據(jù)給定邏輯要求，設(shè)與分析過(guò)程相反，根據(jù)給定邏輯要求，設(shè)計(jì)出實(shí)現(xiàn)該功能的最佳邏輯電路。計(jì)出實(shí)現(xiàn)該功能的最佳邏輯電路。 一、一、基本設(shè)計(jì)步

11、驟基本設(shè)計(jì)步驟 工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮工程上的最佳設(shè)計(jì)，通常需要用多個(gè)指標(biāo)去衡量，主要考慮的問(wèn)題有以下幾個(gè)方面：的問(wèn)題有以下幾個(gè)方面： 所用的邏輯器件所用的邏輯器件數(shù)目最少數(shù)目最少，器件的，器件的種類最少種類最少，且器件之間，且器件之間的的連線最少連線最少。這樣的電路稱。這樣的電路稱“最小化最小化”（最簡(jiǎn)）電路（最簡(jiǎn)）電路。 滿足速度要求，應(yīng)使?jié)M足速度要求，應(yīng)使級(jí)數(shù)最少級(jí)數(shù)最少，以減少門(mén)電路的延遲。，以減少門(mén)電路的延遲。 功耗小，工作穩(wěn)定可靠。功耗小，工作穩(wěn)定可靠。 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)一、邏輯抽象一、邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換

12、成真值表叫邏將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象。輯抽象。1 1、分析事件的因果關(guān)系，確定輸入變量和輸出變量。、分析事件的因果關(guān)系，確定輸入變量和輸出變量。 一般把事情的原因定為輸入變量，事情的結(jié)果作為輸出變量。一般把事情的原因定為輸入變量，事情的結(jié)果作為輸出變量。2 2、定義邏輯狀態(tài)的含義、定義邏輯狀態(tài)的含義邏輯賦值。邏輯賦值。 用二值邏輯的用二值邏輯的0 0、1 1兩種狀態(tài)分別代表輸入、輸出變量的兩種兩種狀態(tài)分別代表輸入、輸出變量的兩種不同狀態(tài)。這里不同狀態(tài)。這里0 0和和1 1的具體含義由設(shè)計(jì)者人為選定。的具體含義由設(shè)計(jì)者人為選定。3 3、列真值表：、列真值表： 組合邏輯電路的設(shè)計(jì)

13、一般可按以下步驟進(jìn)行：組合邏輯電路的設(shè)計(jì)一般可按以下步驟進(jìn)行：第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)一、邏輯抽象。一、邏輯抽象。 二、寫(xiě)出邏輯表達(dá)式二、寫(xiě)出邏輯表達(dá)式 三、化簡(jiǎn)。（若選定器件類型，則變換為與門(mén)電三、化簡(jiǎn)。（若選定器件類型，則變換為與門(mén)電路相對(duì)應(yīng)的最簡(jiǎn)式。）路相對(duì)應(yīng)的最簡(jiǎn)式。） 四、畫(huà)邏輯電路圖。四、畫(huà)邏輯電路圖。（原理性設(shè)計(jì)已完成）（原理性設(shè)計(jì)已完成） 五、工藝設(shè)計(jì)。五、工藝設(shè)計(jì)。包括設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控包括設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控制開(kāi)關(guān)等等。最后還必須完成組裝、測(cè)試。制開(kāi)關(guān)等等。最后還必須完成組裝、測(cè)試。 邏輯圖邏輯圖實(shí)際邏實(shí)際邏輯問(wèn)題輯問(wèn)題

14、真值表真值表邏輯表邏輯表達(dá)式達(dá)式最簡(jiǎn)（或最最簡(jiǎn)（或最合理）表達(dá)式合理）表達(dá)式第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)設(shè)設(shè) 三個(gè)閥門(mén)為三個(gè)閥門(mén)為 A、B、C ，其，其開(kāi)通時(shí)取值為開(kāi)通時(shí)取值為 1，關(guān)閉時(shí)取值為，關(guān)閉時(shí)取值為 0；輸出為輸出為 Y ，發(fā)出正常工作信號(hào)時(shí)為，發(fā)出正常工作信號(hào)時(shí)為 1 ，否則為，否則為 0 。由此得真值表如右。由此得真值表如右。 例例 在三個(gè)閥門(mén)中在三個(gè)閥門(mén)中, ,有兩個(gè)或三個(gè)閥門(mén)開(kāi)通時(shí)，才能輸出正有兩個(gè)或三個(gè)閥門(mén)開(kāi)通時(shí)，才能輸出正常工作信號(hào)；否則輸出信號(hào)不正常，試設(shè)計(jì)一個(gè)能輸出正常常工作信號(hào)；否則輸出信號(hào)不正常，試設(shè)計(jì)一個(gè)能輸出正常信號(hào)的邏輯電路信號(hào)的邏輯電路

15、。解：解：( (1 1) )邏輯抽象（邏輯抽象（分析設(shè)計(jì)要求，列分析設(shè)計(jì)要求，列出真值表）出真值表）110010100000YCBA輸出輸出輸輸 入入100011111011101001111111110 二、二、設(shè)計(jì)舉例設(shè)計(jì)舉例 1. 1. 單輸出組合邏輯電路的設(shè)計(jì)單輸出組合邏輯電路的設(shè)計(jì) 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)( (3) )根據(jù)輸出邏輯式畫(huà)邏輯圖根據(jù)輸出邏輯式畫(huà)邏輯圖YABC( (2) )化簡(jiǎn)輸出函數(shù)化簡(jiǎn)輸出函數(shù)Y= AB + BC +ACABC0100 01 11 10 1 1 1 1 0 0 0 0，并求最簡(jiǎn)與非式，并求最簡(jiǎn)與非式=AB + BC + AC=A

16、B BC AC門(mén)電路種類門(mén)電路種類最少最少第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)BiAi輸輸 入入CiSi輸輸 出出相加的相加的兩個(gè)數(shù)兩個(gè)數(shù)本位和本位和向高位向高位的進(jìn)位的進(jìn)位解：解：( (2) ) 求最簡(jiǎn)輸出函數(shù)式求最簡(jiǎn)輸出函數(shù)式Ci = Ai Bi( (3) ) 畫(huà)邏輯圖畫(huà)邏輯圖iiiBAS 10110101011000111BiAi輸輸 入入CiSi輸輸 出出00 例例 試設(shè)計(jì)半加器試設(shè)計(jì)半加器電路。電路。將兩個(gè)將兩個(gè) 1 位二進(jìn)制數(shù)相位二進(jìn)制數(shù)相加，而不考慮低位進(jìn)位的運(yùn)加，而不考慮低位進(jìn)位的運(yùn)算電路，稱為半加器。算電路，稱為半加器。SiCiAiBi( (1) )分析設(shè)計(jì)要求，

17、分析設(shè)計(jì)要求， 列真值表。列真值表。 2. 多輸出組合邏輯電路的設(shè)計(jì)多輸出組合邏輯電路的設(shè)計(jì)第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)用與非門(mén)實(shí)現(xiàn)的半加器電路為用與非門(mén)實(shí)現(xiàn)的半加器電路為AiBiSiCi1 iiiBAC iiBA iiiiiBABAS iiiiBABA iiiiiiABABBA. . 此式雖非最簡(jiǎn)，但這樣可利用此式雖非最簡(jiǎn)，但這樣可利用 Ci 中的中的信號(hào)信號(hào) Ai Bi ，省去實(shí)現(xiàn)省去實(shí)現(xiàn) Ai 和和 Bi 的兩個(gè)非門(mén)，的兩個(gè)非門(mén)，從而使整體電路最簡(jiǎn)。從而使整體電路最簡(jiǎn)。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)4.3 若干常用組合邏輯電若干常用組合邏輯電路路人們

18、在實(shí)踐中遇到各種邏輯問(wèn)題，設(shè)計(jì)了許多邏輯電路。然而，我們發(fā)現(xiàn)，其中有些邏輯電路經(jīng)常、大量出現(xiàn)在各種數(shù)字系統(tǒng)當(dāng)中。為了方便使用，各廠家已經(jīng)把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產(chǎn)品。比較常用的有編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器等等。下面分別進(jìn)行介紹。 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)Half Adder，簡(jiǎn)稱，簡(jiǎn)稱 HA。它只將兩個(gè)。它只將兩個(gè) 1 位位二進(jìn)制數(shù)相加，而不考慮低位來(lái)的進(jìn)位。二進(jìn)制數(shù)相加，而不考慮低位來(lái)的進(jìn)位。1011010101100000CSBA輸輸 出出輸輸 入入ABSCOCO ABCBABABAS4.3.1 加法器加法器 1 1、半加器半

19、加器 一、一、1 1位加法器位加法器第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)Full Adder，簡(jiǎn)稱，簡(jiǎn)稱FA。能將本位的兩個(gè)。能將本位的兩個(gè)二進(jìn)制數(shù)和鄰低位來(lái)的進(jìn)位數(shù)進(jìn)行相加。二進(jìn)制數(shù)和鄰低位來(lái)的進(jìn)位數(shù)進(jìn)行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi輸輸 出出輸入輸入ABSCOCOCICI1 iiiiCBASiiiiiiBACBAC 1)(設(shè)在第設(shè)在第 i 位兩個(gè)二進(jìn)制數(shù)相加。位兩個(gè)二進(jìn)制數(shù)相加。 2 2、全加器全加器 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)兩個(gè)多位二進(jìn)制數(shù)相加兩個(gè)多位二進(jìn)制數(shù)相加其低位進(jìn)位

20、輸出端依次連至相鄰高其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。因此，高位數(shù)的相加必須等到低位地。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。運(yùn)算速度較慢。為串行進(jìn)位。運(yùn)算速度較慢。其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。各位運(yùn)算并和最低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)行。運(yùn)算速度快。行進(jìn)行。運(yùn)算速度快。串行進(jìn)位加法器串行進(jìn)位加法器超前進(jìn)位加法器超前進(jìn)位加法器二、多位加法器二、多位加法器模擬手工模擬手工計(jì)算方式計(jì)算方式第第 4 章章 組合邏輯電

21、路組合邏輯電路返回首頁(yè)串行進(jìn)位加法器舉例串行進(jìn)位加法器舉例A3B3C3S3COCIS2S1S0A2B2A1B1A0B0COCICOCICOCICI加數(shù)加數(shù) A 輸入輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù)加數(shù) B 輸入輸入低位的進(jìn)位輸出低位的進(jìn)位輸出 CO 依次加到相鄰高位依次加到相鄰高位的進(jìn)位輸入端的進(jìn)位輸入端 CI 。相加結(jié)果讀數(shù)為相加結(jié)果讀數(shù)為 C3S3S2S1S0和數(shù)和數(shù)進(jìn)位數(shù)進(jìn)位數(shù)4 4個(gè)全加器構(gòu)成，個(gè)全加器構(gòu)成，電路結(jié)構(gòu)簡(jiǎn)單電路結(jié)構(gòu)簡(jiǎn)單傳輸延遲時(shí)間長(zhǎng)傳輸延遲時(shí)間長(zhǎng)（最差需要經(jīng)過(guò)（最差需要經(jīng)過(guò)4個(gè)全加器的延遲時(shí)個(gè)全加器的延遲時(shí)間）。間）。第第 4 章章 組合邏輯電路組

22、合邏輯電路返回首頁(yè)超前進(jìn)位加法器超前進(jìn)位加法器只需經(jīng)過(guò)只需經(jīng)過(guò)三級(jí)門(mén)電路三級(jí)門(mén)電路的的延遲時(shí)間，等價(jià)于延遲時(shí)間，等價(jià)于1位全位全加器加器的時(shí)間延遲。的時(shí)間延遲。l基本原理：加到第基本原理：加到第i i位的進(jìn)位的進(jìn)位輸入信號(hào)是兩個(gè)加數(shù)第位輸入信號(hào)是兩個(gè)加數(shù)第i i位以前各位（位以前各位（0 0至至i-1i-1）的函）的函數(shù)，可在相加前由數(shù)，可在相加前由A,BA,B兩數(shù)兩數(shù)確定。確定。優(yōu)點(diǎn)：快，每?jī)?yōu)點(diǎn)：快，每1 1位的和及最后位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。的進(jìn)位基本同時(shí)產(chǎn)生。l 缺點(diǎn)：電路復(fù)雜。缺點(diǎn)：電路復(fù)雜。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè))()()()()()()()(:)(

23、)()()( :000001111011111000001101110100000000000CIBABABABACOBABACOCIBABABACOBASCOCI1iCIBABACOCIBAS0CI0i例如：例如：第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)超前進(jìn)位加法器舉例：超前進(jìn)位加法器舉例：CT74LS283相加結(jié)果讀數(shù)相加結(jié)果讀數(shù)為為 C3S3S2S1S0 4 位二進(jìn)制加位二進(jìn)制加數(shù)數(shù) B 輸入端輸入端 4 位二進(jìn)制加位二進(jìn)制加數(shù)數(shù) A 輸入端輸入端低位片進(jìn)位輸入端低位片進(jìn)位輸入端本位和輸出端本位和輸出端向高位片的向高位片的進(jìn)位輸出進(jìn)位輸出A3A2A1A0B3B2B1B0CI C

24、OS3S2S1S0C3CT74LS283邏輯符號(hào)邏輯符號(hào)第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)例例 試用試用 4 位加法器位加法器 CT74LS283 設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè) 8421BCD 碼轉(zhuǎn)換為余碼轉(zhuǎn)換為余 3 BCD 碼輸出的電路。碼輸出的電路。 余余 3BCD 碼為碼為 8421BCD 碼碼加加 0011，如取輸入，如取輸入A3A2A1A0 為為 8421BCD 碼，碼，B3B2B1B0=0011，進(jìn)位輸入，進(jìn)位輸入 CI=0，輸出，輸出 S3S2S1S0為為S3S2S1S0 = 8421BCD + 0011即為余即為余 3BCD 碼碼 解：解：余余 3 碼碼1A0A1A2A3B

25、0B1B2B3CICO4S0S1S2S3C38421BCD碼轉(zhuǎn)換為余碼轉(zhuǎn)換為余3碼的電路碼的電路8421BCD碼碼第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)例：試用兩片例：試用兩片4 4位超前進(jìn)位加法器位超前進(jìn)位加法器74LS28374LS283構(gòu)成一個(gè)構(gòu)成一個(gè)8 8位位加法器。加法器。解：低位芯片的高位進(jìn)位輸出端接高位芯片的低位進(jìn)解：低位芯片的高位進(jìn)位輸出端接高位芯片的低位進(jìn)位輸入端。位輸入端。高位高位低位低位第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)主要要求：主要要求： 理解編碼的概念。理解編碼的概念。 掌握掌握常用編碼器的類型、邏輯功能和使用方法。常用編碼器的類型、邏輯功能和

26、使用方法。4.3.2 編碼器編碼器第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)編碼編碼 用二進(jìn)制代碼表示某個(gè)事物或特定用二進(jìn)制代碼表示某個(gè)事物或特定對(duì)象，這一過(guò)程稱為對(duì)象，這一過(guò)程稱為編碼編碼。實(shí)現(xiàn)編碼功能的電路實(shí)現(xiàn)編碼功能的電路 常用編碼器常用編碼器 普通編碼器普通編碼器 優(yōu)先編碼器優(yōu)先編碼器 編碼器編碼器( (即即EncoderEncoder) ) 編碼器的概念與類型編碼器的概念與類型 使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號(hào)傳輸線的使用編碼技術(shù)可以大大減少數(shù)字電路系統(tǒng)中信號(hào)傳輸線的條數(shù)，同時(shí)便于信號(hào)的接收和處理。條數(shù)，同時(shí)便于信號(hào)的接收和處理。例如：一個(gè)由例如：一個(gè)由8 8個(gè)開(kāi)關(guān)組

27、成的鍵盤(pán)，個(gè)開(kāi)關(guān)組成的鍵盤(pán)， 直接接入：需要直接接入：需要8 8條條信號(hào)傳輸線；信號(hào)傳輸線； 編碼器：只需要編碼器：只需要3 3條條數(shù)據(jù)線。數(shù)據(jù)線。（每組輸入狀態(tài)對(duì)應(yīng)一組（每組輸入狀態(tài)對(duì)應(yīng)一組3 3位二進(jìn)制代碼）位二進(jìn)制代碼）第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)定義：任何時(shí)刻只允許輸入一個(gè)有效編碼請(qǐng)求信號(hào)，否則輸出將發(fā)生混亂。 舉例：以一個(gè)三位二進(jìn)制普通編碼器為例，說(shuō)明普通編碼器的工作原理。 普通編碼器的方框圖輸入：八個(gè)信號(hào)（對(duì)象）I0I7 （二值量）八個(gè)病房呼叫請(qǐng)求輸出：三位二進(jìn)制代碼Y2Y1Y0稱八線三線編碼器對(duì)病房編碼第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) I0 I

28、1 I2 I3 I4 I5 I6 I7Y2Y1Y0編碼器輸入輸出的對(duì)應(yīng)關(guān)系編碼器輸入輸出的對(duì)應(yīng)關(guān)系設(shè)輸入信號(hào)為設(shè)輸入信號(hào)為1 1表示對(duì)該輸入進(jìn)行編碼。表示對(duì)該輸入進(jìn)行編碼。任何時(shí)刻只允許輸入一個(gè)編碼請(qǐng)求表達(dá)式、電路圖？其它輸入取值組合不允許出現(xiàn)，為無(wú)關(guān)項(xiàng)。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)3 3位二進(jìn)制編碼器的真值表位二進(jìn)制編碼器的真值表邏輯表達(dá)式：邏輯表達(dá)式：76542IIIIY76321IIIIY75310IIIIY( (利用無(wú)關(guān)項(xiàng)化簡(jiǎn)利用無(wú)關(guān)項(xiàng)化簡(jiǎn)) ) 1 1 1Y2Y1Y0I1I2I3I4I5I6I7第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) 在優(yōu)先編碼器中，允許

29、同時(shí)輸入兩個(gè)以上的有效編碼請(qǐng)求信號(hào)。當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。優(yōu)先級(jí)別的高低由設(shè)計(jì)者根據(jù)輸入信號(hào)的輕重緩急情況而定。如根據(jù)病情而設(shè)定優(yōu)先權(quán)。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)設(shè)設(shè)I I7 7的優(yōu)先級(jí)別最高，的優(yōu)先級(jí)別最高，I I6 6次之，依此類推，次之，依此類推，I I0 0最低。最低。3 3位二進(jìn)制優(yōu)先編碼器的真值表位二進(jìn)制優(yōu)先編碼器的真值表第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) 74LS148電路的功能表例：八線三線優(yōu)先編碼器74LS148 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) （1） 選通輸入端：只有在 = 0時(shí)，編

30、碼器才處于工作狀態(tài)；而在 = 1時(shí)，編碼器處于禁止?fàn)顟B(tài)，所有輸出端均被封鎖為高電平。SS禁止?fàn)顟B(tài)工作狀態(tài)第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) (2) 編碼輸入端：邏輯符號(hào)輸入端 上面均有“”號(hào)，這表示編碼輸入低電平有效。I0I7低電平有效允許編碼，但無(wú)有效編碼請(qǐng)求優(yōu)先權(quán)最高第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)(3) 編碼輸出端 ：從功能表可以看出，74LS148編碼器的編碼輸出是反碼。Y2、Y1、Y0 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)允許編碼，但無(wú)有效編碼請(qǐng)求正在優(yōu)先編碼（4）選通輸出端YS和擴(kuò)展輸出端YEX：為擴(kuò)展編碼器功能而設(shè)置。第第 4 章章 組合

31、邏輯電路組合邏輯電路返回首頁(yè) 74LS14874LS148的邏輯符號(hào)的邏輯符號(hào) 以上通過(guò)對(duì)以上通過(guò)對(duì)74LS14874LS148編碼器邏輯功能的分析，介紹編碼器邏輯功能的分析，介紹了通過(guò)了通過(guò)MSIMSI器件邏輯功能表了解集成器件功能的方法。器件邏輯功能表了解集成器件功能的方法。要求初步具備查閱器件手冊(cè)的能力。不要求背74LS148的功能表。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) 用74LS148接成的16線4線優(yōu)先編碼器 優(yōu)先權(quán)最高(2)片無(wú)有效編碼請(qǐng)求時(shí)才允許(1)片編碼編碼輸出的最高位編碼輸出為原碼第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)CC74HC147I8I1I2I

32、3I4I5I6I7Y0Y1Y2Y3I910 線線 4 線優(yōu)先編碼器線優(yōu)先編碼器 CC74HC147反碼輸出反碼輸出被編信號(hào)被編信號(hào)輸入，輸入，( (省省略了略了 I0) )，低電平有低電平有效。效。0111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸出輸入輸入第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)CC74HC147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I910 線線 4 線（或二線（

33、或二-十進(jìn)制）優(yōu)先編碼器十進(jìn)制）優(yōu)先編碼器 CC74HC1470111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸出輸入輸入I9 = 1，I8 = 0 時(shí)時(shí)，不論不論 I0 I7 為為 0 還是還是 1，電路只，電路只對(duì)對(duì) I8 進(jìn)行編進(jìn)行編碼，輸出反碼碼，輸出反碼 0111。1110101111111111111無(wú)編碼請(qǐng)求無(wú)編碼請(qǐng)求Y3Y2Y1Y0=1111依次依次類推類推01100 I9 = 0 時(shí)

34、時(shí)，不論其他，不論其他 Ii 為為 0 還是還是 1，電路只，電路只對(duì)對(duì) I9 進(jìn)行編進(jìn)行編碼碼，輸出，輸出 Y3Y2Y1Y0 = 0110，為反碼，其原碼為為反碼，其原碼為 1001。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)CC74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I90111111111110101111111110001111111101101111110010111110100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸出輸入輸入11101001100111111111

35、1111被編信號(hào)優(yōu)先級(jí)別從高到被編信號(hào)優(yōu)先級(jí)別從高到低依次為低依次為 I9、I8、I7、I6、I5、 I4、I3、I2、I1、I0。10 線線 4 線優(yōu)先編碼器線優(yōu)先編碼器 CC74HC147第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)4.3.3譯碼器譯碼器主要要求：主要要求： 理解譯碼的概念。理解譯碼的概念。 掌握二進(jìn)制譯碼器掌握二進(jìn)制譯碼器 CT74LS138 的的邏輯功能和邏輯功能和使用方法。使用方法。 理解其他常用譯碼器的邏輯功能和使用方法。理解其他常用譯碼器的邏輯功能和使用方法。掌握掌握用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯電路用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯電路的方的方法。法。 第第 4 章章

36、組合邏輯電路組合邏輯電路返回首頁(yè)譯碼譯碼是是編碼編碼的逆過(guò)程。的逆過(guò)程。將具有特定意義的二進(jìn)制將具有特定意義的二進(jìn)制代碼轉(zhuǎn)換成相應(yīng)信號(hào)輸出的過(guò)代碼轉(zhuǎn)換成相應(yīng)信號(hào)輸出的過(guò)程。程。即將編碼時(shí)賦予代碼的特即將編碼時(shí)賦予代碼的特定含義定含義“翻譯翻譯”出來(lái)。出來(lái)。實(shí)現(xiàn)譯碼功能的電路實(shí)現(xiàn)譯碼功能的電路 譯碼器譯碼器 二進(jìn)制譯碼器二進(jìn)制譯碼器 二二 - - 十進(jìn)制譯碼器十進(jìn)制譯碼器 顯示譯碼器顯示譯碼器 譯碼器譯碼器( (即即 DecoderDecoder) ) 二進(jìn)制二進(jìn)制代碼代碼 與輸入代與輸入代碼對(duì)應(yīng)的碼對(duì)應(yīng)的特定信息特定信息 譯譯碼碼器器 譯碼的概念與類型譯碼的概念與類型 第第 4 章章 組合邏輯

37、電路組合邏輯電路返回首頁(yè)1110000010001100000010101000000010011000000011001000000010001000001000001000000000001000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2輸輸 出出輸輸 入入解：解： ( (1) ) 分析設(shè)計(jì)要求，分析設(shè)計(jì)要求，列出功能表。列出功能表。 例例 設(shè)計(jì)一個(gè)設(shè)計(jì)一個(gè)3 3位二進(jìn)制代碼譯碼器。位二進(jìn)制代碼譯碼器。 設(shè)輸入設(shè)輸入 3 位二進(jìn)制代位二進(jìn)制代碼為碼為A2、A1、A0 。共有。共有23= 8 種不同組合。因此，種不同組合。因此，它有它有8個(gè)輸出端，用個(gè)輸出端，用Y0、Y1、 、Y7表示，輸

38、出表示，輸出高電平高電平 1 有效。有效。一、二進(jìn)制譯碼器一、二進(jìn)制譯碼器 將輸入二進(jìn)制代碼的各種將輸入二進(jìn)制代碼的各種組合按其原意轉(zhuǎn)換成對(duì)應(yīng)信號(hào)組合按其原意轉(zhuǎn)換成對(duì)應(yīng)信號(hào)輸出的邏輯電路。輸出的邏輯電路。 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)1110000010001100000010101000000010011000000011001000000010001000001000001000000000001000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2輸輸 出出輸輸 入入Y1Y2Y3Y4Y5Y6Y7A0A1A23 位二進(jìn)制位二進(jìn)制譯碼器譯碼器Y0( (2) ) 根據(jù)譯碼器的功

39、能表寫(xiě)出輸出邏輯函數(shù)表達(dá)式根據(jù)譯碼器的功能表寫(xiě)出輸出邏輯函數(shù)表達(dá)式( (3) ) 畫(huà)邏輯圖畫(huà)邏輯圖Y0=A2A1A0 = m0Y1=A2A1A0 = m1Y2=A2A1A0 = m2Y3=A2A1A0 = m3Y4=A2A1A0 = m4Y5=A2A1A0 = m5Y6=A2A1A0 = m6Y7=A2A1A0 = m7第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)74LS138的邏輯功能內(nèi)部電路圖負(fù)邏輯與非門(mén)譯碼輸入端 S為控制端（又稱使能端） S=1 譯碼工作 S=0 禁止譯碼， 輸出全1 1 321SSSS輸出端)7, 2 , 1 , 0(imSYii第第 4 章章 組合邏輯電路組合邏

40、輯電路返回首頁(yè)74LS138的功能表譯中為0高電平有效低電平有效S=0禁止譯碼譯碼工作第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)74LS138的邏輯符號(hào)低電平有效輸出三位二進(jìn)制代碼使能端1616腳，另有腳，另有VCCVCC和和GNDGND第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) 應(yīng)用舉例 (1)功能擴(kuò)展(利用使能端實(shí)現(xiàn)) 用兩片74LS138譯碼器構(gòu)成4線16線譯碼器A3 =0時(shí)，片工作，片禁止 A3 =1時(shí)，片禁止，片工作擴(kuò)展位控制使能端第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)(2) 實(shí)現(xiàn)組合邏輯函數(shù)F（A，B，C） )7, 2 , 1 , 0, 1(iSmmSYiii

41、)70(),(imCBAFi比較以上兩式可知，把3線8線譯碼器74LS138地址輸入端（A2A1A0）作為邏輯函數(shù)的輸入變量（ABC），譯碼器的每個(gè)輸出端Yi都與某一個(gè)最小項(xiàng)mi相對(duì)應(yīng)，加上適當(dāng)?shù)拈T(mén)電路，就可以利用譯碼器實(shí)現(xiàn)組合邏輯函數(shù)。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)例 試用74LS138譯碼器實(shí)現(xiàn)邏輯函數(shù)：解：因?yàn)?7 , 6 , 5 , 3 , 1 (),(mCBAF765317653176531mmmmm)7 , 6 , 5 , 3 , 1 (),(YYYYYmmmmmmCBAF)7, 2 , 1 , 0(imYii則第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) 因

42、此，正確連接控制輸入端使譯碼器處于工作狀態(tài)，將 、 、 、 、經(jīng)一個(gè)與非門(mén)輸出，A2、A1、A0分別作為輸入變量A、B、C，就可實(shí)現(xiàn)組合邏輯函數(shù)。 Y1YYYY76531)7 , 6 , 5 , 3 , 1 (),(YYYYYmCBAF第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)將輸入的將輸入的 10 組組 4 位二位二十進(jìn)制代十進(jìn)制代碼翻譯成碼翻譯成 0 9 十個(gè)對(duì)應(yīng)信號(hào)輸出的邏輯電路。十個(gè)對(duì)應(yīng)信號(hào)輸出的邏輯電路。二、二、 二十進(jìn)制譯碼器二十進(jìn)制譯碼器 4 線線- -10 線譯碼器線譯碼器CT74LS42邏輯示意圖邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS

43、42A3 10 個(gè)譯碼輸出端，個(gè)譯碼輸出端，低電平低電平 0 有效。有效。 8421BCD 碼輸入端，碼輸入端，從高位到低位依次為從高位到低位依次為 A3、A2、A1 和和 A0 。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽偽碼碼0111111111100191011111111000181101111111111071110111111011061111011111101051111101111001041111110

44、11111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸輸 出出輸輸 入入十進(jìn)十進(jìn)制數(shù)制數(shù)4 線線- -10 線譯碼器線譯碼器 CT74LS42 功能表功能表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101偽偽碼碼01均無(wú)低電均無(wú)低電平輸出，平輸出，即電路有即電路有拒絕偽

45、碼拒絕偽碼的功能的功能第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)YA0A1A2數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器譯譯碼碼器器YYYYYY驅(qū)驅(qū)動(dòng)動(dòng)器器YYYYYYYA3a數(shù)碼顯示器數(shù)碼顯示器bcdefgbcdefgabcdefga4.5.3 顯示譯碼器顯示譯碼器 將輸入的將輸入的 BCD 碼譯成相應(yīng)輸出信號(hào)，碼譯成相應(yīng)輸出信號(hào)，以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。0101a數(shù)碼顯示器數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器數(shù)碼顯示譯碼器譯譯碼碼器器YYYYYY驅(qū)驅(qū)動(dòng)動(dòng)器器YYYYYYYA3bcdefgabcdefga輸入輸入 BCD 碼碼輸出驅(qū)動(dòng)七段數(shù)碼

46、管顯示相應(yīng)數(shù)字輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字0001顯示譯碼器的結(jié)構(gòu)和功能示意顯示譯碼器的結(jié)構(gòu)和功能示意第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)一、七段半導(dǎo)體數(shù)碼顯示器一、七段半導(dǎo)體數(shù)碼顯示器( (LED) ) 數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器碼管。常用的有半導(dǎo)體數(shù)碼顯示器( (LED) )和液晶顯示器和液晶顯示器( (LCD) )等。它們由七段可發(fā)光的字段組合而成。等。它們由七段可發(fā)光的字段組合而成。 abcdefgDPag fCOMbce dCOMDPabcdefgDP發(fā)光字段，由管腳發(fā)光字段，由

47、管腳 a g 電平控制是否發(fā)光。電平控制是否發(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。顯示的數(shù)字形式顯示的數(shù)字形式第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)DP gfedcb半導(dǎo)體數(shù)碼顯示器共陽(yáng)接法半導(dǎo)體數(shù)碼顯示器共陽(yáng)接法aCOMCOMR 共陽(yáng)接法數(shù)碼顯示器需要配用輸出低電共陽(yáng)接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。平有效的譯碼器。串接串接限流限流電阻電阻 a g 和和 DP 為低電平為低電平時(shí)才能點(diǎn)亮相時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。應(yīng)發(fā)光段。共陽(yáng)極共陽(yáng)極VCC+5 V第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)COMDP gfedcba半導(dǎo)體數(shù)碼顯示器共陰接法半導(dǎo)體數(shù)碼顯示器

48、共陰接法 COM 共陰接法數(shù)碼顯示器需要配用輸出高電平有共陰接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。效的譯碼器。串接串接限流限流電阻電阻 a g 和和 DP 為高電平為高電平時(shí)才能點(diǎn)亮相時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。應(yīng)發(fā)光段。共陰極共陰極R 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠 性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。 主要缺點(diǎn)：工作電流大，每字段工作電流約主要缺點(diǎn)：工作電流大，每字段工作電流約 10 mA 。 共陽(yáng)接法共陽(yáng)接法 共陰接法共陰接法 半導(dǎo)體數(shù)碼顯示器內(nèi)

49、部接法半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V RR共陽(yáng)極共陽(yáng)極共陰極共陰極第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)4 線線 7 段譯碼器段譯碼器/驅(qū)動(dòng)器驅(qū)動(dòng)器 CC14547的邏輯功能示意圖的邏輯功能示意圖CC14547BI D C B ABIYgYfYeYdYcYbYa 消隱控制端，消隱控制端，低電平有效。低電平有效。 8421 碼輸入端碼輸入端譯碼驅(qū)動(dòng)輸出端，譯碼驅(qū)動(dòng)輸出端，高電平有效。高電平有效。二、七段顯示譯碼器二、七段顯示譯碼器 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)4 線線- - 七段譯碼器七段譯碼器

50、/驅(qū)動(dòng)器驅(qū)動(dòng)器CC14547功能表功能表消隱消隱000000001111消隱消隱000000001111消隱消隱000000010111消隱消隱000000000111消隱消隱000000011011消隱消隱0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001消隱消隱00000000YgYfYeYdYcYbYa ABCDBI數(shù)字?jǐn)?shù)字顯示顯示輸輸 出出輸輸 入入4 線

51、線- -7 段譯碼器段譯碼器/驅(qū)動(dòng)器驅(qū)動(dòng)器 CC14547的邏輯功能示意圖的邏輯功能示意圖CC14547BI D C B ABIYgYfYeYdYcYbYa 00000000消隱消隱1111111111111111011101111011001111010101消隱消隱消隱消隱消隱消隱消隱消隱消隱消隱消隱消隱987654321011001111111111000011111111001101101110011010011111011011000011001111111001000111100110101000101100010010000000允允許許數(shù)數(shù)碼碼顯顯示示偽碼偽碼相應(yīng)端口相應(yīng)端口輸

52、出有效電平輸出有效電平 1，使顯示相，使顯示相應(yīng)數(shù)字。應(yīng)數(shù)字。輸入輸入BCD 碼碼agfbc禁禁止止數(shù)數(shù)碼碼顯顯示示第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)一、一、 用譯碼器設(shè)計(jì)組合邏輯電路用譯碼器設(shè)計(jì)組合邏輯電路由于由于 n 個(gè)個(gè)二進(jìn)制譯碼器可提供二進(jìn)制譯碼器可提供 2n 個(gè)最小項(xiàng)的輸個(gè)最小項(xiàng)的輸出，而任一個(gè)邏輯函數(shù)都可變換為最小項(xiàng)之和出，而任一個(gè)邏輯函數(shù)都可變換為最小項(xiàng)之和的標(biāo)準(zhǔn)的標(biāo)準(zhǔn)與與-或或式，因此式，因此利用譯碼器和門(mén)電路可實(shí)現(xiàn)單輸出及多利用譯碼器和門(mén)電路可實(shí)現(xiàn)單輸出及多輸出組合邏輯電路。輸出組合邏輯電路。當(dāng)譯碼器輸出當(dāng)譯碼器輸出低電平有效時(shí)，選低電平有效時(shí)，選用用與非與非門(mén)

53、；門(mén)；譯碼器輸出譯碼器輸出高電平有效時(shí)，選用高電平有效時(shí)，選用或或門(mén)。門(mén)。4.5.4 譯碼器的應(yīng)用譯碼器的應(yīng)用第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)由于有由于有 A、B、C 三個(gè)變量三個(gè)變量，故選用故選用 3 線線 - - 8 線線譯碼器。譯碼器。 解：解： ( (1) ) 根據(jù)邏輯函數(shù)選擇譯碼器根據(jù)邏輯函數(shù)選擇譯碼器 例例 試用譯碼器和門(mén)電路實(shí)現(xiàn)邏輯函數(shù)試用譯碼器和門(mén)電路實(shí)現(xiàn)邏輯函數(shù)CCABCBAY 選用選用 3 線線 - - 8 線線譯碼器譯碼器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 將函數(shù)式變換為標(biāo)準(zhǔn)與將函數(shù)式變換為標(biāo)準(zhǔn)與 -

54、 - 或式或式76531mmmmm ABCCABCBABCACBA CCABCBAY 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)ABCYY1Y0Y3Y4Y2Y5Y6Y71STASTBSTCA0A1A2CT74LS138( (4) )畫(huà)連線圖畫(huà)連線圖Y&CT74LS138 輸出低電平有效輸出低電平有效，iimY ，i = 0 7因此，將因此，將 Y 函數(shù)式變換為函數(shù)式變換為76531mmmmmY 7653YYYYY 1采用采用 5 輸入輸入與非門(mén)與非門(mén)，其輸入取自，其輸入取自 Y1、Y3、Y5、Y6 和和 Y7 。( (3) )根據(jù)譯碼器的輸出有效電平確定需用的門(mén)電路根據(jù)譯碼器的輸出有效電

55、平確定需用的門(mén)電路第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè) 例例 試用試用 3 線線- 8 線譯碼器線譯碼器 CT74LS138 和門(mén)電路設(shè)計(jì)和門(mén)電路設(shè)計(jì)一個(gè)多輸出組合邏輯電路，其輸出邏輯函數(shù)式為一個(gè)多輸出組合邏輯電路，其輸出邏輯函數(shù)式為解：解：( (1) )寫(xiě)出輸出邏輯函數(shù)的最小項(xiàng)表達(dá)式寫(xiě)出輸出邏輯函數(shù)的最小項(xiàng)表達(dá)式CBACY 1BCCBACBAY 2CBCBAY 37511mmmABCCBACBAY 74312mmmmABCCBACBACBAY 6403mmmCBACBACBAY 與與非非表表達(dá)達(dá)式式Y(jié)2=m1 m3 m4 m7Y3=m0 m4 m6Y1=m1 m5 m7第第 4

56、章章 組合邏輯電路組合邏輯電路返回首頁(yè)( (2) )將輸出邏輯函數(shù)將輸出邏輯函數(shù)Y1、Y2、Y3 和和 CT74LS138 的輸出的輸出表達(dá)式進(jìn)行比較。設(shè)表達(dá)式進(jìn)行比較。設(shè) A=A2、 B = A1、C = A0，因，因此，將函數(shù)式變換為此，將函數(shù)式變換為( (3) )畫(huà)邏輯圖畫(huà)邏輯圖7511YYYY 74312YYYYY 6403YYYY Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAY1 CA0A1A2CT74LS138Y3BY3&Y1&Y2Y2&第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)低低 3 位碼從各譯碼位碼從各譯碼器的碼輸入端輸入。器的碼輸入端輸入。CT74LS138

57、(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31A3A2A1A0低低位位片片高高位位片片例如例如 兩片兩片 CT74LS138 組成的組成的 4 線線 16 線線譯碼器。譯碼器。16 個(gè)譯碼個(gè)譯碼輸出端輸出端 4 位二進(jìn)制碼位二進(jìn)制碼輸入端輸入端A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE高位碼高位碼 A3 與高位片與高位片 STA 端和低位片端和低位片 ST

58、B 端端相連，因此相連，因此 ，A3 = 0 時(shí)時(shí)低位片工作，低位片工作，A3 = 1 時(shí)時(shí)高位片工作。高位片工作。 低位片低位片 STA 應(yīng)應(yīng)接有效電平接有效電平 1 。作作 4 線線 16 線譯碼線譯碼器使能端，低電平有效。器使能端，低電平有效。 二、二進(jìn)制二、二進(jìn)制譯碼器的擴(kuò)展譯碼器的擴(kuò)展 第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)CT74LS138 組成的組成的 4 線線 16 線線譯碼器工作原理譯碼器工作原理 E = 1 時(shí)，兩個(gè)譯碼器時(shí)，兩個(gè)譯碼器都不工作，輸出都不工作，輸出 Y0 Y15 都都為高電平為高電平 1。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5

59、Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低低位位片片高高位位片片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE( (1) )A3 = 0 時(shí)，高位片不工時(shí)，高位片不工作，低位片工作，譯出與作，低位片工作，譯出與輸入輸入 0000 0111 分別對(duì)應(yīng)分別對(duì)應(yīng)的的 8 個(gè)輸出信號(hào)個(gè)輸出信號(hào) Y0 Y7 。( (2) )A3 = 1 時(shí)，低位片不工時(shí)，低位片不工作，高位片工作，譯出與作

60、，高位片工作，譯出與輸入輸入 1000 1111分別對(duì)應(yīng)分別對(duì)應(yīng)的的 8 個(gè)輸出信號(hào)個(gè)輸出信號(hào) Y8 Y15。 E = 0 時(shí)，允許譯碼。時(shí)，允許譯碼。第第 4 章章 組合邏輯電路組合邏輯電路返回首頁(yè)數(shù)據(jù)分配器數(shù)據(jù)分配器: : 根據(jù)地址信號(hào)的要求，將一路輸入數(shù)據(jù)根據(jù)地址信號(hào)的要求，將一路輸入數(shù)據(jù) 分配到指定輸出通道上去的邏輯電路。分配到指定輸出通道上去的邏輯電路。Demultiplexer，簡(jiǎn)稱簡(jiǎn)稱DMUXY0DY1Y2Y34 路數(shù)據(jù)分配器工作示意圖路數(shù)據(jù)分配器工作示意圖A1A0多路輸出多路輸出10Y1 = D一路輸入一路輸入D地址碼輸入地址碼輸入4.5.5 數(shù)據(jù)分配器數(shù)據(jù)分配器第第 4 章章