1、2010-8-15NED20101用于探測(cè)器信號(hào)讀出的前端ASIC 2010年年 8月月15日日中國(guó)科學(xué)院高能物理研究所中國(guó)科學(xué)院高能物理研究所王王 錚錚中國(guó)科學(xué)院中國(guó)科學(xué)院“核探測(cè)技術(shù)與核電子學(xué)核探測(cè)技術(shù)與核電子學(xué)”重點(diǎn)實(shí)驗(yàn)室重點(diǎn)實(shí)驗(yàn)室2010-8-15NED20102主要內(nèi)容 國(guó)際上ASIC技術(shù)發(fā)展動(dòng)態(tài) 半導(dǎo)體探測(cè)器讀出ASIC（FEI-4，MIMOSA26） 氣體探測(cè)器讀出ASIC（TIMEPIX） 國(guó)內(nèi)ASIC研究進(jìn)展2010-8-15NED20103半導(dǎo)體探測(cè)器讀出ASIC 探測(cè)器與ASIC采用hybrid結(jié)構(gòu) FEI4 探測(cè)器與ASIC作在同一個(gè)襯底上（單片結(jié)構(gòu)） MINOSA26

2、2010-8-15NED201042010-8-15NED20105Pixel Detector Module Breakdown16 FE chipsSensor tileBump bondsPP0 connectionFlex HybridWire bonds2010-8-15NED20106Frontend Chip - FE-I4FE-I3Largest Chip in HEPReview Nov 3-4,2009New FE-I4Pixel size = 250 x 50 m2Pixels = 80 x 336Technology = 0.13mPower = 0.5 W/cm220

3、10-8-15NED20107Development of CMOS Pixel Sensors for Charged Particle Tracking Design according to 3 issues: Increasing S/N at pixel-level A to D Conversion at column-level Zero suppression at chip edge level Power v.s. speed: Power Readout in a rolling shutter modeSpeed 1 row pixels are read out /

4、MIMOSA26 is a reticule size MAPS with binary output, 10 k images / s Pixel array: 1152 x 576, 18.4 m pitch Hit density: 1E6 particles/cm/s Architecture: Pixel (Amp+CDS) array organised in / columns r.o.in the rolling shutter mode 1152 ADC, a 1-bit ADC (discriminator) / column Integrated zero suppres

5、sion logic Remote and programmable Lab. and beam tests: 62 chips tested, yield 75-90%21.5 mm13.7 mmMIMOSA26Active area: 10.6 x 21.2 mm2Pixel ArrayRolling shutter modeADCZero suppression2010-8-15NED20108MIMOSA26: 1st MAPS with Integrated nPixel array: 576 x 1152, pitch: 18.4 mnActive area: 10.6 x 21.

6、2 mm2nIn each pixel:AmplificationCDS (Correlated Double Sampling)n1152 column-level discriminatorsoffset compensated high gain preamplifier followedby latchnZero suppression logicnMemory managementnMemory IP blocksnReadout controllernJTAG controllernCurrent Ref.nBias DACsnRow sequencernWidth: 350 mn

7、I/O PadsPower supply PadsCircuit control PadsLVDS Tx & RxCMOS 0.35 m OPTO technology, Chip size : 13.7 x 21.5 mm2nTestability: several test points implemented all along readout pathPixels out (analogue)DiscriminatorsZero suppressionSignal transmissionnReference Voltages Buffering for 1152 discri

8、minatorsnPLL, 8b/10b optionalIntegration time: 100 s R.O. speed: 10 k frames/sHit density: 106 particles/cm/s2010-8-15NED20109氣體探測(cè)器ASIC（TIMEPIX） GEM探測(cè)器 -megas探測(cè)器2010-8-15NED2010102010-8-15NED2010112010-8-15NED201012TIMEPIX芯片 四種工作模式 TOT：測(cè)量信號(hào)過(guò)閾寬度（時(shí)鐘周期數(shù)） TIME：測(cè)量信號(hào)到達(dá)到公共停止信號(hào)時(shí)間間隔 MediPix:信號(hào)過(guò)閾次數(shù)計(jì)數(shù) OneHit:

9、來(lái)一個(gè)信號(hào)即為1，無(wú)信號(hào)為0 與標(biāo)準(zhǔn)GEM探測(cè)器測(cè)試，性能指標(biāo)： 位置分辨：20 um （rms） 時(shí)間分辨：8ns （rms）2010-8-15NED201013國(guó)內(nèi)ASIC研究進(jìn)展2010-8-15NED201014研究背景高密度、低功耗、低成本的讀出ASIC為了獲得粒子徑跡或圖像更高的位置分辨力，各種新型為了獲得粒子徑跡或圖像更高的位置分辨力，各種新型射線和粒子探測(cè)器的單元尺寸減小到射線和粒子探測(cè)器的單元尺寸減小到10m mm - 100m mm，稱(chēng)為稱(chēng)為密集陣列探測(cè)器密集陣列探測(cè)器。2010-8-15NED201015在研項(xiàng)目 GEM探測(cè)器讀出ASIC的研制 高能所科技創(chuàng)新項(xiàng)目，200

10、72010，40萬(wàn) 新型密集陣列探測(cè)器讀出ASIC的研制 NSFC重點(diǎn)項(xiàng)目，清華、近物所、高能所聯(lián)合，20082011，240萬(wàn) 氣體探測(cè)器ASIC讀出電子學(xué)的研究 中科院核電子學(xué)與探測(cè)技術(shù)重點(diǎn)實(shí)驗(yàn)室重點(diǎn)項(xiàng)目，30萬(wàn)，2010年 2010-8-15NED201016 極低噪聲CMOS電荷靈敏前放的設(shè)計(jì)研究02468101260708090100110120 msENC e,rms Ib=0.1mAIb=0.2mAIb=0.4mAIb=0.6mAIb=0.8mAIb=1mA輸入電容0.1pFENC=61.3e噪聲水平達(dá)到國(guó)內(nèi)領(lǐng)先，和國(guó)外最好的幾個(gè)噪聲水平達(dá)到國(guó)內(nèi)領(lǐng)先，和國(guó)外最好的幾個(gè)電子的水平相

11、比，還有一定差距電子的水平相比，還有一定差距清華大學(xué)2010-8-15NED201017 多通道GEM探測(cè)器讀出ASIC的研制 第一版16通道CASA芯片的設(shè)計(jì)單通道包括電荷靈敏前放單通道包括電荷靈敏前放(CSA)、極零、極零相消、相消、CR-(RC)4成形和全差分緩沖輸出成形和全差分緩沖輸出CASA芯片版圖清華大學(xué)2010-8-15NED201018輸入電荷1500 fC增益1-19 mV/fC輸出脈寬200800 ns積分非線性2.5%串?dāng)_0.98%功耗8.9 mW/ch020406080100120010002000300040005000600070008000900010000Cin

12、 pFENC e,rms =25ns, ENC=50.3e*Cin/pF+220e=50ns, ENC=62.2e*Cin/pF+265e=75ns, ENC=70e*Cin/pF+256e=100ns, ENC=80.1e*Cin/pF+260eCASA主要性能指標(biāo)CASA噪聲測(cè)試結(jié)果與GEM探測(cè)器的測(cè)試結(jié)果GEM detectorCASACOOL-X X-ray Generator (peak 8keV)探測(cè)器信號(hào)波形清華大學(xué)2010-8-15NED201019GEM探測(cè)器讀出ASIC- GEMROC2009Nov，ver2 completed單通道原理圖單通道原理圖CSA+ShaperS

13、imulationSimulationschematicschematicSchematics ver2Schematics ver2Chartered 0.35 ms technology16channel/chipStrip capacitance: 20100pFMost probable Qstrip:50fCLinear range: up to 200fC,inl100KHzNoise: 2000e,rmsGain:5mV/fCOutput: semi-Gaussian pulse50400ns peaking timePower consumption:20mW高能所高能所201

14、0-8-15NED201020GEMROC芯片掃描鏈單個(gè)讀出通道基準(zhǔn)和偏置模擬監(jiān)測(cè)緩沖92m1500m 16通道低噪聲電荷靈敏前放+積分成形電路電荷靈敏前放電荷靈敏前放極零相消極零相消RC積分積分輸出級(jí)輸出級(jí)高能所高能所2010-8-15NED201021SWAN芯片：開(kāi)關(guān)電容陣列+Wilkinson型ADC832cell順序讀寫(xiě)控制邏輯順序讀寫(xiě)控制邏輯可預(yù)置純格雷碼計(jì)數(shù)器可預(yù)置純格雷碼計(jì)數(shù)器鎖存器和串行輸出鎖存器和串行輸出高能所高能所2010-8-15NED201022SWANSwitched-capacitor array with Wilkinson A/D convertors Nex

15、t version 8chn*32cell CAP array 12bit WADC optional 12bit/10bit/8bit mode clock : 50M / 100M serial data output optional LVDS or CMOS clock inputTapeoutTapeout: Mar2009: Mar2009LQFP100 packageTiming diagramGrey code output testRAMP circuit testADC noisechnlchnl0 01 12 23 34 45 56 67 7RMSRMS 0.540.54

16、 0.590.59 0.590.590.620.62 0.620.62 0.610.61 0.590.59 0.560.56Chartered 0.35 ms technology高能所高能所2010-8-15NED201023四通道MAPMT放大讀出ASIC 適用于多陽(yáng)極光電倍增管波形采樣波形采樣讀出的四通道模擬放大成形芯片，每個(gè)放大通道由 跨阻前放+ 濾波成形 +增益調(diào)整與輸出驅(qū)動(dòng)極構(gòu)成。 2009年8月流片： 固定 136ns 成形時(shí)間，A類(lèi)驅(qū)動(dòng)放大級(jí)（線性好） 已完成實(shí)驗(yàn)室測(cè)試。 高能所高能所2010-8-15NED201024芯片參數(shù)電源 ： + -2.5V，0V；耦合方式： 輸入輸出皆可采用直流或交流耦合（目前為直流耦合）放大倍數(shù)： 102 mV/pC 可根據(jù)需要調(diào)整，最小51mV/pC） 通道間串?dāng)_： 0.05%每通道功耗： 34 mW （可低至約10 mW，根據(jù)驅(qū)動(dòng)能力大小而定） 驅(qū)動(dòng)能力 ： 驅(qū)動(dòng)400歐電阻。輸入動(dòng)態(tài)范圍：10.8pC輸出動(dòng)態(tài)范圍：1.1V非線性度： 1% 事例率 ： 70K （堆積幾率3）