1、2022年7月21日北京理工大學 信息科學學院1第3章 邏輯門電路3.1 概述本章介紹與基本邏輯運算和復(fù)合邏輯運算相對應(yīng)的單元電路稱為門電路。常用的門電路有“與”門、“或”門、“非”門、“與非”門、“或非”門、“與或非”門和“異或”門等。 構(gòu)成門電路的器件主要有兩種：TTL(Transistor-Transistor Logic)雙極型晶體管數(shù)字集成電路。CMOS(Complement Metal-Oxide-Semiconductor) MOS晶體管數(shù)字集成電路。2022年7月21日北京理工大學 信息科學學院23.2 晶體管的開關(guān)作用3.2.1 二極管的開關(guān)作用2022年7月21日北京理工大

2、學 信息科學學院33.2.2 三極管的開關(guān)特性晶體管的工作區(qū)分為3部分：截止區(qū)、放大區(qū)、飽和區(qū)。如下圖所示：2022年7月21日北京理工大學 信息科學學院4(1)截止狀態(tài)截止狀態(tài)的特點：iB 0， iC 0 ，uCE = UCC。uBE 0 v（反偏）， uBC 0 v（反偏）。2022年7月21日北京理工大學 信息科學學院5(2)放大狀態(tài)放大狀態(tài)的特點：uCE = UCC- iCRC。iC iB 。uBE 0.7 v(正偏)，uBC 0 v(反偏)。RC UCC + + - - RB Iu Ou iB iC 雙極型三極管基本開關(guān)電路 2022年7月21日北京理工大學 信息科學學院6(3)飽和

3、狀態(tài)1.臨界飽和狀態(tài)：iC iB = IC(sat)uBE 0.7 v(正偏)，uBC = 0 v(零偏)。0.7v0.7v 三極管飽和狀態(tài)等效電路 RC UCC + + - - RB Iu )(satCEOuuBSBIi= iC IC(sat) = 2022年7月21日北京理工大學 信息科學學院72.過飽和狀態(tài)：uBE 0.7 v(正偏)，uBC 0 v(正偏)。0.7v iC 在過飽和時，uCE之所以變成小于0.3v，是由于如下的原因：2022年7月21日北京理工大學 信息科學學院8負載線方程為：uCE= uO=UCC iCRC2022年7月21日北京理工大學 信息科學學院9在數(shù)字電路中，

4、晶體管只工作在截止與飽和導(dǎo)通這兩種狀態(tài)。雙極型三極管的開關(guān)等效電路 (a)截止狀態(tài) (b)飽和導(dǎo)通狀態(tài)2022年7月21日北京理工大學 信息科學學院10在數(shù)字電路中，晶體管只工作在截止與飽和導(dǎo)通這兩種狀態(tài)。今后一般采用正邏輯。2022年7月21日北京理工大學 信息科學學院11當三極管在截止與飽和導(dǎo)通之間迅速轉(zhuǎn)換時，三極管內(nèi)部基區(qū)存儲電荷的積累和消散都需要一定的時間。集電極電流ic的變化總是滯后于基極電壓uBE的變化，故輸出電壓uO的變化也必然滯后于輸入電壓uI的變化。通常把uO的下降沿滯后于uI上升沿的時間稱為開通時間ton，它反映了三極管從截止到飽和導(dǎo)通所需要的時間；而把uO上升沿滯后于uI

5、下降沿的時間稱為關(guān)斷時間toff ，它反映了三極管從飽和導(dǎo)通到截止所需要的時間。2022年7月21日北京理工大學 信息科學學院123.3 基本邏輯門電路1.二極管“與”門對輸入端A、B、C的輸入電平和輸出端Y的輸出電平做如下規(guī)定： 0 0.3v為邏輯“0”； 3v以上為邏輯“1”；輸入端A、B、C中只要有一個（或兩個、或全部）輸入為0v（邏輯“0”）則輸出端Y的電平就是0.3v（邏輯“0”）。二極管均為鍺管，正向?qū)▔航禐?.2 0.3v。2022年7月21日北京理工大學 信息科學學院133.3 基本邏輯門電路1.二極管“與”門輸入端A、B、C全部輸入為3v（邏輯“1”）則輸出端Y的電平為3.

6、3v（邏輯“1”）。這是一個“與”門： Y = ABC。2022年7月21日北京理工大學 信息科學學院142.二極管“或”門輸入端A、B、C中只要有一個（或兩個、或全部）輸入為3.3v（邏輯“1”）則輸出端Y的電平就是3v（邏輯“1”）。輸入端A、B、C全部輸入為0.3v（邏輯“0”）則輸出端Y的電平為0v（邏輯“0”）。這是一個“或”門：Y = A+B+C。2022年7月21日北京理工大學 信息科學學院152022年7月21日北京理工大學 信息科學學院163.三極管“非”門輸入端A為0v（邏輯“0”）三極管截止，則輸出端Y的電平約為3.0v（邏輯“1”）。輸入端A為3v（邏輯“1”）三極管飽

7、和導(dǎo)通，則輸出端Y的電平約為0.3v（邏輯“0”）。這是一個“非”門：Y = A。2022年7月21日北京理工大學 信息科學學院173.4 TTL集成門電路3.4.1 TTL與非門的基本原理A、B為輸入端，Y為輸出端。T1為多發(fā)射極晶體管。D1、D1為輸入保護鉗位二極管。T2為助推晶體管。T4為上拉晶體管。T5為輸出晶體管。D3為輸出二極管。2022年7月21日北京理工大學 信息科學學院18多發(fā)射極三極管符號及等效電路2022年7月21日北京理工大學 信息科學學院19UB1=0.7+0.3=1v, T1飽和, UCE1=0.1v。 0.3vUB2=0.1+0.3=0.4v, T2截止, T5亦

8、截止。UCC通過R2給T4供以基流IB4, T4、D3導(dǎo)通(在輸出端接負載時)。IB4很小，在R2上的壓降亦很小 (約0.2v)。輸出電壓:UY =UCC (UR2 + UBE4 + UD3) = 5 (0.2 + 0.7 + 0.7) = 3.4v（高電平UH）(1)A、B有一端為低電平(UL=0.3v)2022年7月21日北京理工大學 信息科學學院20電流IB1流向T1集電極, T2飽和, T5亦飽和。UB1= 0.73 = 2.1 v。UB4 = UCE2+UBE5 = 0.3 + 0.7 = 1.0 v。UB4 UY =1.0 0.3 = 0.7v這不足以使T4、D3導(dǎo)通。所以T4、D

9、3截止。(2)A、B同時為高電平(UH = 3.4v)輸出電壓:UY =UCE5= 0.3 v (低電平UL)。結(jié)論：輸入A、B有一個為低電平、或全為低電平(UL=0.3v)時，輸出Y為高電平(UH=3.4v)；輸入A、B同為高電平(UH=3.4v)時，輸出Y為低電平(UL=0.3v)。所以Y = AB。3.4v2022年7月21日北京理工大學 信息科學學院21推拉式輸出級這種T4、T5相串聯(lián)的輸出結(jié)構(gòu)叫做推拉式輸出級。當Y 輸出高電平UH時，T4導(dǎo)通、T5截止；當Y 輸出低電平UL時，T4截止、T5導(dǎo)通。2022年7月21日北京理工大學 信息科學學院22TTL“或非”門電路A、B同為低電平：

10、T1、T1導(dǎo)通，T2、T2、T5截止，T4導(dǎo)通。Y 輸出高電平UH。A為高電平、B為低電平：T1反向?qū)ǎ琓2、T5導(dǎo)通；T1導(dǎo)通、T2截止，T4截止。Y 輸出低電平UL。A、B同為高電平：T1、T1反向?qū)?，T2、T2、T5導(dǎo)通，T4截止。Y 輸出低電平UL。A為低電平、B為高電平：T1導(dǎo)通，T2截止；T1反向?qū)?、T2、T5導(dǎo)通，T4截止。Y 輸出低電平UL。2022年7月21日北京理工大學 信息科學學院23TTL“與或非”門電路A、B輸入端與輸出端Y構(gòu)成一個“與非”門。C、D輸入端與輸出端Y構(gòu)成一個“與非”門。T2與T2的發(fā)射極電流在T5的基極輸入端構(gòu)成 “或”的關(guān)系：Ib5=Ie2+I

11、e2Ie2=AB，Ie2=CDIe2Ie2Ib52022年7月21日北京理工大學 信息科學學院24TTL“異或”門電路A、B同為低電平：T1、T2、T3導(dǎo)通，T4、T5、T6截止，T7、T9導(dǎo)通，T8截止,Y 輸出低電平UL。A為高電平、B為低電平：T1 、T2導(dǎo)通，T4、T6截止；T3反向?qū)?，T5導(dǎo)通，T7、T9截止，T8導(dǎo)通，Y 輸出高電平UH。通，Y 輸出高電平UH。A為低電平、B為高電平：T1 、T3導(dǎo)通，T5、T6截止；T2反向?qū)ǎ琓4導(dǎo)通，T7、T9截止，T8導(dǎo)A、B同為高電平：T1、T2、T3反向?qū)?，T4、T5、T6、T9導(dǎo)通，T7、T8截止，Y 輸出低電平UL。2022年

12、7月21日北京理工大學 信息科學學院25推拉式輸出級并聯(lián)的情況Y1、Y2同時輸出高電平或者同時輸出低電平時，不會產(chǎn)生什么問題。當Y1、Y2一個輸出高電平而另一個輸出低電平（比如Y1輸出高電平Y(jié)2輸出低電平）時，從電源UCC到Y(jié)1門的R4、T4、D3和Y2門的T5到“地”之間就形成了一條低阻回路，這條回路中將會有很大的電流通過，它將燒毀電源、門電路Y1、門電路Y2。結(jié)論：對于具有推拉式輸出級的門電路Y1、Y2，它們的輸出端在任何情況下都絕對不允許直接連接在一起。2022年7月21日北京理工大學 信息科學學院263.4.2 TTL與非門的特性及參數(shù)1.電壓傳輸特性和靜態(tài)參數(shù)(1)電壓傳輸特性（b）

13、電壓傳輸特性曲線2022年7月21日北京理工大學 信息科學學院27 電壓傳輸特性曲線(2)靜態(tài)參數(shù) 輸出高電平UOH和輸出低電平UOL。UOH是電路中T5管處于截止狀態(tài)時的輸出電平，其典型值為3.4v。 UOL是電路中T5管處于導(dǎo)通狀態(tài)時的輸出電平，其典型值為0.3v。對于74系列產(chǎn)品,UOH2.4v, UOL0.4v便認為產(chǎn)品合格。UOH(min) = 2.4v稱為輸出高電平最小值，UOL(max) = 0.4v稱為輸出低電平最大值。2022年7月21日北京理工大學 信息科學學院28UIH是輸入邏輯狀態(tài)“1”所對應(yīng)的輸入電平，其典型值為3.4v。 輸入高電平UIH和輸入低電平UIL。保證“與

14、非”門輸出低電平所允許的最小輸入高電平UIH(min)= 2.0v,稱為開門電平,記作UON。UIL是輸入邏輯狀態(tài)“0”所對應(yīng)的輸入電平，其典型值為0.3v。保證“與非”門輸出高電平所允許的最大輸入低電平UIL(max)= 0.8v,稱為關(guān)門電平，記作UOFF?！伴_門”、“關(guān)門”是相對于T5管而言的。T5管導(dǎo)通，門電路開門；T5管截至，門電路關(guān)門。2022年7月21日北京理工大學 信息科學學院29低電平噪聲容限電壓UNL = UIL(max) UOL(max) = UOFF UOL(max) = 0.8 0.4 = 0.4 v。高電平噪聲容限電壓UNH = UOH(min) UIH(min)

15、= UOH(min) UON = 2.4 2.0 = 0.4 v。 TTL門電路的抗干擾特性噪聲容限(N即noise)2022年7月21日北京理工大學 信息科學學院30UNL越大，表明“與非”門在輸入為“0”態(tài)下的抗干擾能力越強。 由于TTL門電路的UNH與UNL均為0.4v，所以統(tǒng)稱它們?yōu)樵肼暼菹轚N。UNH越大，表明“與非”門在輸入為“1”態(tài)下的抗干擾能力越強。低電平噪聲容限電壓：UNL = UIL(max) UOL(max) = 0.8 0.4 = 0.4 v。高電平噪聲容限電壓：UNH = UOH(min) UIH(min) = 2.4 2.0 = 0.4 v。2022年7月21日北京

16、理工大學 信息科學學院31 TTL門電路的閾值電平UTTTL“與非”門的輸出高、低電平發(fā)生轉(zhuǎn)換時所對應(yīng)的輸入電壓稱為TTL“與非”門電路的閾值電平UT,一般UT為1.4v左右。2022年7月21日北京理工大學 信息科學學院322.輸入、輸出負載特性(1)輸入特性（看圖）2022年7月21日北京理工大學 信息科學學院33 輸入低電平電流IIL當ui= 0時，II = -1.1mA。 ui= 0.3 v 時的II叫做IIL。 2022年7月21日北京理工大學 信息科學學院34IIL也叫灌電流，即后級門向前級門的輸出端灌入電流。依然看圖 2022年7月21日北京理工大學 信息科學學院35 輸入高電平

17、電流IIH當ui UT = 1.4 v時，II = 40A。 ui UT時的 II 叫做 IIH。 UT=1.4 v2022年7月21日北京理工大學 信息科學學院36IIH也叫拉電流，即后級門從前級門的輸出端拉出電流。2022年7月21日北京理工大學 信息科學學院37(2)輸出特性 輸出低電平電流IOLIOL是輸出低電平時流入輸出端的電流。 2022年7月21日北京理工大學 信息科學學院38IBS5IOLIOL(max)一般為16mA。IOUOLIO IBS5=IOL(max)時， T5將脫離飽和狀態(tài)，這將使得uO=uCE5 0.4 v從而不是輸出低電平。uO=UOL時的IO叫做IOL。保證u

18、O=uCE50.4v時的IO叫做IOL。2022年7月21日北京理工大學 信息科學學院39 輸出高電平電流IOHIOH是輸出高電平時流出輸出端的電流。 2022年7月21日北京理工大學 信息科學學院40IOUOH考慮到芯片（T4）功耗問題，一般取IOH(max) 為 5 mA。IO IOH(max)時，會使uO 2.4 v從而使輸出不是高電平。uO=UOH時的IO叫做IOH。保證uO2.4v時的IO叫做IOH。2022年7月21日北京理工大學 信息科學學院41(3)扇出系數(shù)TTL“與非”門輸出端能驅(qū)動同類“與非”門的最大個數(shù)稱為扇出系數(shù)，用NO表示。 輸出低電平時的扇出系數(shù)為：輸出高電平時的扇

19、出系數(shù)為：74系列TTL“與非”門的扇出系數(shù)一般取NO=10。特殊制作的驅(qū)動器集成門電路，其扇出系數(shù)可達NO=20 。 2022年7月21日北京理工大學 信息科學學院42(4)輸入端負載特性2022年7月21日北京理工大學 信息科學學院43TTL門電路輸入端的外接電阻小于2K時，相當于輸入端接低電平，即：邏輯“0”。 TTL門電路輸入端的外接電阻大于2K時，相當于輸入端接高電平，即：邏輯“1”。 2022年7月21日北京理工大學 信息科學學院443.TTL“與非”門的動態(tài)特性 (1)平均傳輸延遲時間tpd。輸入電壓上升到50%UIM至輸出電壓下降到50%UOM所需的時間稱為導(dǎo)通延遲時間tpd1

20、 。輸入電壓下降到50%UIM至輸出電壓上升到50%UOM所需的時間稱為截止延遲時間tpd2 。導(dǎo)通延遲時間與截止延遲時間的平均值稱為平均傳輸延遲時間tpd 。2022年7月21日北京理工大學 信息科學學院4574系列是普通（標準）型TTL門電路，它的平均傳輸延遲時間為：tpd = 20 nS。74LS系列是低功耗肖特基型TTL門電路，它的平均傳輸延遲時間為：tpd = 10 nS。74S系列是肖特基型TTL門電路，它的平均傳輸延遲時間為：tpd = 3 nS。2022年7月21日北京理工大學 信息科學學院46(2)動態(tài)尖峰電流和功耗 尖峰電流在動態(tài)時，特別是輸出端由低電平轉(zhuǎn)換為高電平時，可使

21、電源電流產(chǎn)生一尖峰脈沖。該尖峰電流既可能對電路產(chǎn)生干擾；又可使電源的平均電流增大。輸入信號的頻率越高，電源電流的平均值增大越多。實踐中，在門電路的電源UCC與“地” 之間加一個小容量的濾波電容，以消除尖峰電流對電源的影響。2022年7月21日北京理工大學 信息科學學院47 功耗“與非”門的功耗定義為：“與非”門空載時，輸出低電平從電源吸取的電流同“與非”門電源電壓的乘積?！芭c非”門的功耗值約為235mW。 2022年7月21日北京理工大學 信息科學學院484.改進型TTL“與非”門簡介 改進型TTL“與非”門被稱為肖特基TTL（簡稱STTL）“與非”門。它的型號是74Sxx系列。 肖特基三極管

22、是由普通雙極型三極管和肖特基勢壘二極管(Schottky Barrier Diode，簡稱SBD)組合而成，叫做抗飽和三極管，亦稱肖特基管。 2022年7月21日北京理工大學 信息科學學院49T1、T2、T3、T5、T6均采用了肖特基三極管。T3、T4構(gòu)成符合三極管，作用相當于原來的T4管，但高電平驅(qū)動電流更大。T6、RB、RC構(gòu)成“有源泄放網(wǎng)絡(luò)（回路）”，以代替原來的R3。有源泄放網(wǎng)絡(luò)（回路）”的作用是可以加速（縮短）T5的導(dǎo)通和截止時間。2022年7月21日北京理工大學 信息科學學院5074系列與74S系列TTL“與非”門電壓傳輸特性比較 電壓傳輸特性曲線74S系列的電壓傳輸特性2022年

23、7月21日北京理工大學 信息科學學院51作業(yè)1：3-1，3-4，3-52022年7月21日北京理工大學 信息科學學院523.5 其他類型的TTL“與非”門電路3.5.1 集電極開路“與非”門（OC門）原來的T4、R4、D3取消，T5的集電極成為開路，所以叫集電極開路“與非”門，簡稱OC門。1.電路結(jié)構(gòu)UCC和UCC不一定相同。2022年7月21日北京理工大學 信息科學學院53OC門的工作過程：A、B、C中有一個為低電平(0.3v)時，UB1=0.7 + 0.3=1v，T1飽和，T2、T5 截止。UCC通過負載電阻RL輸出高電平(電平值一般接近UCC)。 真正的輸出電平值是后續(xù)電路的輸入阻抗Ri

24、與負載電阻RL的分壓值。 從提高輸出高電平的角度看，負載電阻RL的阻值越小越好。 Ri2022年7月21日北京理工大學 信息科學學院54A、B、C全為高電平(3.4v) 時，UB1=0.7 3 =2.1v, T1反向?qū)?，T2、T5導(dǎo)通。 輸出Y為低電平0.3v (uCE5 = 0.3v)。 從有利于輸出低電平的角度看，負載電阻RL的阻值越大越好。 整個門電路完成的是“與非”邏輯。即： Y2022年7月21日北京理工大學 信息科學學院552.OC門的應(yīng)用OC門的特點：必須外接負載電阻RL后才能工作（幾個OC門可共用一個RL）。幾個OC門的輸出端可直接相連，從而實現(xiàn)“線與”邏輯。上面電路實現(xiàn)的是

25、“與或非”邏輯，是一個“與或非”門。IY1IY22022年7月21日北京理工大學 信息科學學院56 一般OC門的輸出管T5設(shè)計得尺寸較大，可以承受較大的電流和電壓，其輸出端即可直接驅(qū)動繼電器、指示燈、發(fā)光二極管等負載。 2022年7月21日北京理工大學 信息科學學院573.負載電阻RL的選擇注意：n是OC門的個數(shù)，m是所有“與非”門輸入端的個數(shù)。（1）輸出高電平2022年7月21日北京理工大學 信息科學學院58（2）輸出低電平注意：m是“與非”門的個數(shù)。綜合(1)、(2)式有：2022年7月21日北京理工大學 信息科學學院593.5.2 三態(tài)輸出“與非”門（TS門）三態(tài)輸出“與非”門（Thre

26、e-State Output Gate），簡稱TS門或三態(tài)門。三態(tài)門電路與前述的“與非”門電路的不同之處在于其輸出端除呈現(xiàn)高電平和低電平外，還可以出現(xiàn)第三種狀態(tài)“高阻”狀態(tài)，高阻狀態(tài)簡稱Z狀態(tài)。 1.電路結(jié)構(gòu)與工作原理2022年7月21日北京理工大學 信息科學學院60EN為低電平(“0”)時，EN端對T1不起作用，D截止。門電路按正常的“與非”門工作。 EN為高電平(“1”)時，T1飽和導(dǎo)通，T2、T5截止，D導(dǎo)通且將T4的基極鉗位在1v左右，故T4截止。門電路輸出端處于“高阻” 狀態(tài)。 2022年7月21日北京理工大學 信息科學學院61三態(tài)門的本質(zhì)是：控制信號EN可使推拉式輸出級中的T4和T

27、5同時截止。2022年7月21日北京理工大學 信息科學學院622.三態(tài)門的應(yīng)用(1)單向總線結(jié)構(gòu)在任何時刻下，EN1、 EN2、EN3三個信號中只能有一個信號有效（為邏輯“1”），其余信號都必須無效（為邏輯“0”）。2022年7月21日北京理工大學 信息科學學院63(2)雙向總線結(jié)構(gòu)EN為高電平時，G1門開啟G2門關(guān)閉，信號從D1傳向總線Y； EN為低電平時，G2門開啟G1門關(guān)閉，信號從總線Y傳向D2。2022年7月21日北京理工大學 信息科學學院643.6 MOS門電路3.6.1 CMOS反相器這是N溝道增強型的MOS管。UDDuIuOUDDuGS1.MOS管的開關(guān)特性2022年7月21日北

28、京理工大學 信息科學學院65MOS管的開關(guān)等效電路(a)截止狀態(tài) (b)導(dǎo)通狀態(tài)2022年7月21日北京理工大學 信息科學學院66uGSuDSuDSuGS柵極G和漏極D相對于“地”來講是正電位，即：uGS與uDS是正電壓（與參考方向一致）。iD的實際方向與參考方性也一致。 N溝道增強型MOS管共源接法及其輸出特性曲線 (a)共源接法 (b)輸出特性曲線2022年7月21日北京理工大學 信息科學學院67N溝道增強型MOS管的轉(zhuǎn)移特性當uGS UGS(th)N時，iD0且隨著uGS的增加而增大。 稱UGS(th)N為NMOS管的開啟電壓，UGS(th)N0 。UGS(th)NuGS2022年7月2

29、1日北京理工大學 信息科學學院68P溝道增強型MOS管的漏極特性柵極G和漏極D相對于“地”來講是負電位，即：uGS與uDS是負電壓（與參考方向相反）。iD的實際方向與參考方性也相反。uGSuDSuDSuGS2022年7月21日北京理工大學 信息科學學院69P溝道增強型MOS管的轉(zhuǎn)移特性uGSUGS(th)PiDO當 uGS UGS(th)P 時，iD0且iD的絕對值隨著uGS絕對值的增加而增大。 稱UGS(th)P為PMOS管的開啟電壓，UGS(th)P108），輸入端可看成開路。MOS管是一種電壓控制型器件。在數(shù)字電路中，當uGS UGS(th)N時，NMOS管導(dǎo)通；當 uGS UGS(th

30、)P 時，PMOS管導(dǎo)通；當uGS UGS(th)N+ UGS(th)P 。 對4000系列的CMOS器件，UDD：318 v 當uA= 0 v（輸入低電平）時：TP的uGS= -UDD，即：uGS UGS(th)P ，所以TP導(dǎo)通。TN的uGS= 0 v，即：uGSUGS(th)N，所以TN截止。于是輸出uY UDD。輸出高電平。2022年7月21日北京理工大學 信息科學學院72 當uA= UDD（輸入高電平）時：TP的uGS= 0 v，即：uGS UGS(th)N，所以TN導(dǎo)通。于是輸出uY 0 v。輸出低電平。綜合、知，這是一個反相器（“非”門）。2022年7月21日北京理工大學 信息科

31、學學院73CMOS反相器的特點：靜態(tài)時，無論輸出高、低電平總是一只管導(dǎo)通一只管截止。所以CMOS在靜態(tài)時從電源吸取的電流極?。ɡ碚撋蠟?）。所以其功耗極低，一般為數(shù)W。CMOS只在輸出高、低電平轉(zhuǎn)換的瞬間才從電源吸取電流。也只有在這時CMOS才消耗功率，而且CMOS的工作頻率越高、它所消耗的功率就越大。UUUUuICMOS在輸出高、低電平轉(zhuǎn)換時所消耗的電源功率叫做CMOS的動態(tài)功率損耗。2022年7月21日北京理工大學 信息科學學院74UUUUuICMOS反相器的特點：動態(tài)功率損耗可由下式確定：PT = CPD UCC2 fPT：CMOS的動態(tài)功率損耗。CMOS的輸入阻抗極高，其扇出系數(shù)可以很

32、大。但受輸入、輸出端分布電容的影響，扇出系數(shù)也不可能太大。UCC：CMOS的工作電源電壓。f ：CMOS輸出端高、低電平翻轉(zhuǎn)的頻率（它是輸入信號頻率的兩倍）。CPD：這是一個具有電容量綱的常數(shù)，一般由器件生產(chǎn)廠商提供。2022年7月21日北京理工大學 信息科學學院75uUUUUUUuCMOS反相器的閾值電平與電源電壓有關(guān)。UT = (1/2)UDD 。CMOS反相器的輸出高電平為UOHUDD 0.05 v (UOH(min)。CMOS反相器的輸出低電平為UOLUSS + 0.05 v (UOL(max)。USS一般為“地”電位。對于CMOS反相器：UIL(max) (1/3)UDD，UIH(m

33、in) (2/3)UDD 。CMOS反相器的高、低電平噪聲容限是對稱的，且與電源電壓有關(guān)。UN = UNL = UNH (1/3)UDD 。2022年7月21日北京理工大學 信息科學學院763.6.2 其他邏輯功能的CMOS門電路1.CMOS “與非”門T1、T2是NMOS管、相串聯(lián)，構(gòu)成驅(qū)動管；T3、T4是PMOS管、相并聯(lián)，構(gòu)成負載管。2022年7月21日北京理工大學 信息科學學院77若A、B 同時為高電平（邏輯“1”），則NMOS管T1、T2導(dǎo)通，PMOS管T3、T4截止，輸出Y為低電平（邏輯“0”）。 若A為高電平（邏輯“1”） 、B 為低電平（邏輯“0”），則NMOS管T1導(dǎo)通、T2截止；PMOS管T3截止、T4導(dǎo)通，輸出Y為高電平（邏輯“1”）。 CMOS “與非”門的工作原理A為低電平、B 為高電平的情況與上類似，輸出Y為高電平（邏輯“1”）。 若A、B 同時為低電平（邏輯“0”），