1、第二章 8086系統(tǒng)結(jié)構(gòu)12.1 8086CPU結(jié)構(gòu)2.2 8086CPU的引腳及其功能2.3 8086存儲器組織2.4 8086系統(tǒng)配置2.5 8086CPU時序2.6 小結(jié)2.1 8086CPU結(jié)構(gòu)一、Intel 8086CPU主要特性 數(shù)據(jù)總線：16位 地址總線：20位 內(nèi)存空間：CPU可直接尋址1MB內(nèi)存空間 端口地址線：16位 時鐘頻率：5MHz、 8MHz、 10MHz工作模式：單處理器工作模式、多處理器工作模式 流水線工作方式：取指令、執(zhí)行指令并行進(jìn)行 兼容性：與8080、8085兼容二、8086CPU的內(nèi)部結(jié)構(gòu) 8086CPU內(nèi)部按功能可分為兩部分：1、BIU（總線接口部件）功

2、能：地址形成、取指令、指令排隊、 讀/寫操作數(shù)、總線控制2、EU（執(zhí)行部件）功能：指令譯碼、指令執(zhí)行組成部件見下頁圖（教材P23 圖2-1 ）8086CPU的內(nèi)部組成 執(zhí)行單元（EU）總線接口單元（BIU） 總線控制邏輯 指令指針寄存器IP 段寄存器 地址加法器 指令隊列緩沖器1、BIU執(zhí)行單元（EU）總線接口單元（BIU） 算術(shù)邏輯單元（ALU） EU控制電路 寄存器組、U8086CPU的內(nèi)部組成 8086EUBIUBUS取指1忙取指2忙執(zhí)指1取指3忙執(zhí)指2取指4忙執(zhí)指3取指5忙執(zhí)指4ttt執(zhí)指5忙3、8086的內(nèi)部結(jié)構(gòu)特點(diǎn)： 指令的提取與執(zhí)行分別由BIU和EU兩部件完成，二者既獨(dú)立又相互配

3、合 并行工作。工作過程動畫演示 寄存器：用于存放運(yùn)算過程中所需要操作數(shù)地址、操作數(shù)及中間結(jié)果；特點(diǎn)：在CPU內(nèi)部； 存取速度比存儲器快得多； 容量??；8086CPU內(nèi)部有4組16位寄存器（P24 圖2-2）。三、寄存器結(jié)構(gòu) 目的變址寄存器 Destination IndexSIDIBPSPAX 累加器 AccumulatorBX 基數(shù)寄存器BaseCX 計數(shù)寄存器CountDX 數(shù)據(jù)寄存器DataAHBHCHDHALBLCLDLIPPSWDSESSSCS數(shù)據(jù)段寄存器Data Segment附加段寄存器Extra Segment堆棧段寄存器Stack Segment代碼段寄存器Code Segm

4、ent狀態(tài)標(biāo)志寄存器Program Status Word指令指針寄存器Instruction Pointer變址寄存器段寄存器控制寄存器通用寄存器源變址寄存器 Source Index基址指針寄存器 Base Pointer堆棧指針寄存器 Stack Pointer指針寄存器數(shù)據(jù)寄存器8086CPU 寄存器組1、通用寄存器組常用來存放參與運(yùn)算的操作數(shù)或運(yùn)算結(jié)果特殊用途見 P26表2-1 2、指針和變址寄存器可作通用寄存器，存放一般操作數(shù)或運(yùn)算結(jié)果作指針和變址寄存器，用于存放某段地址偏移量3、段寄存器 用于存放邏輯段的段基地址4、指令指針和標(biāo)志位寄存器 IP存放下一條指令在現(xiàn)行代碼段中的偏移地

5、址 PSW用來存放運(yùn)算結(jié)果的特征，常用作后續(xù)條件轉(zhuǎn)移指令的轉(zhuǎn)移控制條件。狀態(tài)標(biāo)志：存放運(yùn)算結(jié)果的特征 6個狀態(tài)標(biāo)志位(CF，PF，AF，ZF，SF，OF)控制標(biāo)志：控制某些特殊操作 3個控制標(biāo)志位(TF，IF，DF)標(biāo)志位寄存器PSW具體格式：CF(進(jìn)位標(biāo)志)：保存加法的進(jìn)位和減法的借位，有進(jìn)位或借位時CF=1，否則CF=0PF(奇偶標(biāo)志)：表示計算結(jié)果低8位 1的個數(shù)是奇數(shù)還是偶數(shù). 偶數(shù)個PF1，否則，PF0AF(輔助進(jìn)位)：保存加法或減法結(jié)果第4、5位之間的進(jìn)位或借位。有則AF=1,否則，AF=0 狀態(tài)標(biāo)志位的名稱和定義如下：ZF(零標(biāo)志)：表示運(yùn)算結(jié)果是否為零,為零則ZF1SF(符號標(biāo)

6、志)：保存運(yùn)算結(jié)果的算術(shù)符號。SF1，表示本次運(yùn)算結(jié)果的最高位(第8位或第16位)為“1”，否則SF0。OF(溢出標(biāo)志)：溢出是在兩個帶符號數(shù)相加、減時可能產(chǎn)生的。溢出則OF1，否則OF=0 對無符號數(shù)操作則不用考慮溢出標(biāo)志。例：P28 例2.2例2.2 將5394H與-777FH兩數(shù)相加，并說明標(biāo)志位狀態(tài)：解：設(shè)X=5394H，Y=-777FH，由：X+Y補(bǔ)=X補(bǔ)+Y補(bǔ)X補(bǔ)=0101 0011 1001 0100BY補(bǔ)=1111 0111 0111 1111B補(bǔ)=1000 1000 1000 0001B 0101 0011 1001 0100B + 1000 1000 1000 0001B

7、1101 1100 0001 0101BX+Y原= X+Y補(bǔ)補(bǔ)=X補(bǔ)+Y補(bǔ)補(bǔ)=1010001111101011B所以： X+Y=-010 0011 1110 1011B=-23EBH標(biāo)志位：CF=0，PF=0，AF=0，ZF=0，SF=1，OF=0TF(單步標(biāo)志)：T=1可使微處理器進(jìn)入跟蹤方式，即單步調(diào)試狀態(tài)。IF(中斷允許標(biāo)志)：用來控制CPU是否能夠響應(yīng)可屏蔽中斷。IF1表示允許CPU響應(yīng)可屏蔽中斷。DF(方向標(biāo)志)：在串操作指令中，通過 D 可選擇對 DI / SI 寄存器的內(nèi)容進(jìn)行遞增或遞減方式. D=1,寄存器內(nèi)容自動遞減; D=0,則相反。 控制標(biāo)志位的名稱和定義如下：2.2 8

8、086CPU的引腳及其功能1、8086CPU芯片：40引腳、雙列直插式封裝、由于工藝限制，部分引腳采用分時復(fù)用技術(shù)；2、8086CPU有兩種工作模式：最小模式：只有8086CPU一個處理器（單機(jī)系統(tǒng)）最大模式：有兩個或多個微處理器，系統(tǒng)中所需要的控制信號由總線控制器8288提供（多機(jī)系統(tǒng)）一、概述1、P29 圖2-3 8086CPU外部引腳 P29P32 各引腳定義二、8086CPU在最小模式中的引腳定義2、外部引腳信號小結(jié)地址/數(shù)據(jù)線（20） A19/S6A16/S3, AD15AD0 特點(diǎn)：分時復(fù)用 T1:地址有效，T2T4:數(shù)據(jù)或狀態(tài)有效電源、地線（3）“/”：兩邊信號電平一樣，表示分時

9、復(fù)用控制信號線（17）（1）系統(tǒng)控制線（CPU輸出）（7） M/IO#、ALE、BHE#、RD#、WR#、DT/R#、DEN# （2）CPU控制信號（輸入CPU）（5） RESET、CLK、READY、TEST#、MN/MX#（3）中斷處理信號（3） NMI、INTR、INTA#（4）總線保持信號（DMA方式）（2） HOLD、HLDA“/”：兩邊電平不同，表示電平不同作用不同“-”：表示低電平有效；這里用”#”代替三、8088與8086CPU的不同之處1.8088CPU指令隊列長度是4個字節(jié)； (見P34)2. BIU的總線控制電路與外部交換數(shù)據(jù)的總線寬度是8位；與專用寄存器組之間的DB寬度

10、也是8位；3.8088的外部數(shù)據(jù)總線只有8位；4.8088中，用IO/M#信號代替M/IO#信號線； (28腳)5.8088中， BHE#(34腳)信號線改為SS0#2.3 8086存儲器組織1、存儲器地址的分段管理存儲器的要求：以字節(jié)為單位存儲信息， 每個存儲單元有唯一的地址。分段管理的原因：8086系統(tǒng)有20根地址線可尋址1MB內(nèi)存空間，即需要20位的物理地址，但CPU內(nèi)部寄存器只有16位（只能尋址64K字節(jié)）。為擴(kuò)大尋址范圍，所以采取存儲器的分段管理。一、存儲器地址分段方法： 1MB的存儲器空間分成許多邏輯空間，每一個邏輯空間是存儲器中可獨(dú)立尋址的一個邏輯單位，稱邏輯段，每個段的長度最大

11、64K字節(jié)。分段管理的特點(diǎn)：起始點(diǎn)可浮動；可分開或重疊；實際地址由段地址、段內(nèi)偏移地址組成；段首地址必須能被16整除2、物理地址的形成邏輯地址：存儲器的任一個邏輯地址由段基址和偏移地址組成，程序設(shè)計時采用。物理地址：存儲器的絕對地址，從00000FFFFFH，它是由邏輯地址變換而來。 即：物理地址=段基址16+偏移地址。放在段寄存器中的地址（CS、DS、ES、SS）從段地址開始的相對偏移位置（放在指令指針寄存器IP、16位通用寄存器中）物理地址的實現(xiàn)：用BIU中的地址加法器來實現(xiàn)邏輯地址到物理地址的轉(zhuǎn)換；CPU訪問內(nèi)存時，段寄存器的內(nèi)容(段基址)自動左移4位(二進(jìn)制)，與段內(nèi)16位地址偏移量相

12、加，形成20位的物理地址；過程如右圖所示： 0000段基址16位偏移地址16位地址加法器物理地址20位3、邏輯地址的來源訪問存儲器的操作類型不同， BIU所使用的邏輯地址來源也不同。（邏輯地址的來源如下表所示）CS、SS、ESCS、SS、ES段寄存器與其他寄存器組合尋址存儲單元的示意圖段基址CS偏移地址IP段基址DS或ESSI，DI或BX段基址SSSP或BP代碼段數(shù)據(jù)段堆棧段有邏輯地址DS：DI1000H：2000H,求物理地址物理地址為： DS16+DI= 1000H10H2000H=12000H已知物理地址12345H，寫出兩組邏輯地址 1000H：2345H 1234H：0005H 10

13、01H：2335H 等等例1: 已知CS=1055H，DS=250AH，ES=2EF0H, SS=8FF0H,數(shù)據(jù)段有一操作數(shù)，其偏移地址=0204H，1) 畫出各段在內(nèi)存中的分布 2) 指出各段首地址 3) 該操作數(shù)的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：各段分布及段首址見右圖所示；操作數(shù)的物理地址為：250AH10H+0204H = 252A4H例2:1、分體結(jié)構(gòu)的概念8086系統(tǒng)中，1MB的存儲器空間分成兩個存儲體：偶地址和奇地址存儲體，各512KB，示意圖如下：二、8086存儲器的分體結(jié)構(gòu)A18A0A18A0偶地址存儲體與8086數(shù)據(jù)線低

14、8位相連，由A0控制 奇地址存儲體與數(shù)據(jù)線高8位相連，由BHE#控制A0、BHE#功能組合如下表所示：2、分體結(jié)構(gòu)的讀寫操作數(shù)據(jù)的存儲與表示：字節(jié)數(shù)據(jù)：一個字節(jié)存儲一個單元；如存儲單元00100H中的內(nèi)容為34H，可表示為：（00100H）=34H字?jǐn)?shù)據(jù)：一個字存于相鄰兩個單元（小地址格式）； 如：（00100H）=1234H；（00103H）=0152H一個字可以從偶地址開始存放（稱規(guī)則字），也可以從奇地址開始存放（稱非規(guī)則字） 。8086CPU 訪問存儲器時，總是以字為單位進(jìn)行，并從偶地址開始。 讀存儲器示意圖如下：（P39 如圖2-12）332211001000000（a）從偶地址開始讀

15、一個字節(jié)33221100100001110001（b）從奇地址開始讀一個字節(jié)3322110010000100022233（c）從偶地址開始讀一個字3322110010000100012211（d）從奇地址開始讀一個字若字單元地址從奇地址開始，讀寫一個字需訪問兩次存儲器若字單元地址從偶地址開始，讀寫一個字只需訪問一次存儲器1、堆棧：內(nèi)存中按LIFO方式操作的特殊存儲區(qū)域2、特點(diǎn)：用于中斷或子程序調(diào)用,存放返回地址、過程參數(shù)等需要暫時保護(hù)的數(shù)據(jù)專用指令 PUSH,POP每次壓棧和出棧均以WORD為單位SS存放堆棧段基址，SP存放段內(nèi)偏移地址， SS:SP構(gòu)成了堆棧指針CPU自動管理SP的變化三、堆

16、棧的概念3、堆棧操作入棧：執(zhí)行PUSH指令，CPU自動修改指針SP-2SP，使SP指向新棧頂；然后將低位數(shù)據(jù)壓入(SP)單元，高位數(shù)據(jù)壓入(SP+1) 單元。出棧：當(dāng)執(zhí)行POP指令時，CPU先將當(dāng)前棧頂SP(低位數(shù)據(jù))和SP+1(高位數(shù)據(jù))中的內(nèi)容彈出，然后再自動修改指針，使SP+2SP，SP指向新棧頂?！咀⒁狻浚合冗M(jìn)入的內(nèi)容要后彈出，PUSH 和POP指令要成對。例:假如當(dāng)前SSC000H，堆棧段64K，SP=1000H，指出當(dāng)前棧頂在存儲器中的位置。若AX=3322H，BX=1100H，CX=6655H，執(zhí)行指令PUSH AX，PUSH BX，再執(zhí)行指令POP CX ，此時堆棧中內(nèi)容發(fā)生什

17、么變化，AX，BX，CX中的內(nèi)容是什么?P40 例2.3、例2.4解:(1)棧頂位置，即棧頂?shù)奈锢淼刂窞椋?SS*10H+SP=C000H*10H+1000H=C1000H (2)執(zhí)行過程及變化如下圖所示：2233AX 0011BX 5566CX （a）初始狀態(tài)棧底C0000C1000SP 向上增長 33221100C0FFESP （b）執(zhí)行PUSH AX，PUSH BXC0000C10002233PUSH AX 0011PUSH BX 5566CX （c）再執(zhí)行POP CX 33221100C0000C1000SP 2233AX 0011BX 0011POP CX 堆棧指令執(zhí)行過程動畫演示作

18、 業(yè) 教材P55 1、6、 9（2）、 10（4） 11（4） 、 12、132.4 8086系統(tǒng)配置1、系統(tǒng)配置方式 最小模式（CPU的管腳MN/MX#接高電平5V） 最大模式（CPU的管腳MN/MX#接低電平或地）2、系統(tǒng)配置特點(diǎn) 最小模式是單機(jī)系統(tǒng)。系統(tǒng)中所需要的控制信號全部由8086CPU本身直接提供。 最大模式可構(gòu)成多處理機(jī)系統(tǒng)，系統(tǒng)中所需要的控制信號由總線控制器8288提供。3、CPU的2431 引腳意義不同一、簡述 以8086CPU構(gòu)成的最小模式的基本配置，除了存儲器、IO接口芯片外，還要加入：1片8284A，作為時鐘發(fā)生器3片8282/8283或74LS373，作為地址鎖存器

19、解決引腳分時復(fù)用問題2片8286 /8287或74LS245 ，作為雙向數(shù)據(jù)總線收發(fā)器 增強(qiáng)CPU總線驅(qū)動能力二、最小模式系統(tǒng)具有三態(tài)緩沖功能的8位數(shù)據(jù)鎖存器； 8282的輸入和輸出信號同相(8283反相)。1、地址鎖存器8282/8283三態(tài)8位雙向數(shù)據(jù)收發(fā)器，可增加驅(qū)動能力；8286數(shù)據(jù)輸入與輸出同相(8287反相)。2、雙向數(shù)據(jù)總線收發(fā)器8286/8287產(chǎn)生CLK信號，做CPU內(nèi)部和外部的時間基準(zhǔn)信號3、時鐘發(fā)生器8284自學(xué)4、8086CPU構(gòu)成的最小模式的典型配置2.5 8086CPU時序 想要了解指令的執(zhí)行過程，除了了解CPU內(nèi)部結(jié)構(gòu)外，還必須了解CPU時序。一、基本概念1、時序 為實現(xiàn)某個操作，芯片上的引腳信號在時鐘信號(從CLK接入)的統(tǒng)一控制下，按一定的時間順序發(fā)出有效信號，這個時間順序就是時序。2、時序圖 描述某一操作過程中芯片/總線上有關(guān)引腳信號隨時間發(fā)生變化的關(guān)系圖，即時序圖。3、時鐘周期T CPU的基本定時單位；時鐘頻率的