TMS320LF240XDSP內(nèi)部資源介紹TMS320LF240XDSP內(nèi)部資源介紹2、1基本結(jié)構(gòu)1、引腳LF240x系列的DSP芯片中,不同型號(hào)芯片的引腳數(shù)是不同的。如LF2407A有144個(gè)引腳，LF2406A有100個(gè)引腳，等等。下面是TMS320LF2407A引腳封裝及其結(jié)構(gòu)圖2、1基本結(jié)構(gòu)1、引腳LF240x系列的2、1基本結(jié)構(gòu)1、引腳LF240x系列的DSP芯片中,不同型號(hào)芯片的引腳數(shù)是不同的。如LF2407A有144個(gè)引腳，LF2406A有100個(gè)引腳，等等

2、1基本結(jié)構(gòu)1、引腳LF240x系列的DS2、1基本結(jié)構(gòu)1、引腳LF240x系列的DSP芯片中,不同型號(hào)芯片的引腳數(shù)是不同的。如LF2407A有144個(gè)引腳，LF2406A有100個(gè)引腳，等等

2、1基本結(jié)構(gòu)1、引腳LF240x系列的DS各引腳按功能可分為以下8部分:表2、1~2.9分類列出了分不列出了TMS320LF240x各引腳及其功能。(1)事件管理器(EVB與EVB)引腳;(2)ADC模數(shù)轉(zhuǎn)換器引腳(3)通信模塊（CAN/SPI/SCI）引腳；(4)外部中斷與時(shí)鐘引腳；(5)地址/數(shù)據(jù)及存儲(chǔ)器控制信號(hào)引腳；(6)振蕩器/PLL/FLASH/BOOT引導(dǎo)程序及其它引腳；(7)JTAG仿真測試引腳；(8)電源引腳。各引腳按功能可分為以下8部分:表2、1~2.9分類列出了分不表2、1事件管理器A(EVB)引腳引腳名稱引腳號(hào)引腳功能CAP1/QEP1/IOPA383EVB模塊的捕獲輸入#1/正交編碼脈沖輸入#1/通用IO(↑)CAP2/QEP2/IOPA479EVB模塊的捕獲輸入#2/正交編碼脈沖輸入#2/通用IO(↑)CAP3/IOPA575EVB模塊的捕獲輸入#3//通用IO(↑)PWM1/IOPA656EVB模塊的比較/PWM輸出引腳#1/通用IO(↑)PWM2/IOPA754EVB模塊的比較/PWM輸出引腳#2/通用IO(↑)PWM3/IOPB052EVB模塊的比較/PWM輸出引腳#3/通用IO(↑)PWM4/IOPB147EVB模塊的比較/PWM輸出引腳#4/通用IO(↑)PWM5/IOPB244EVB模塊的比較/PWM輸出引腳#5/通用IO(↑)PWM6/IOPB340EVB模塊的比較/PWM輸出引腳#6/通用IO(↑)T1PWM/T1CMP/IOPB416EVB模塊的通用定時(shí)器1（TMR1）比較輸出/通用IO(↑)T2PWM/T2CMP/IOPB518EVB模塊的通用定時(shí)器2（TMR2）比較輸出/通用IO(↑)TDIRA/IOPB614通用定時(shí)器方向選擇（EVB）/通用IO(↑)；若TDIRA=1，為加計(jì)數(shù)，否則為減計(jì)數(shù)。TCLKINA/IOPB737EVB定時(shí)器的外部時(shí)鐘輸入/通用IO(↑)（該定時(shí)器也可用內(nèi)部時(shí)鐘）表2、1事件管理器A(EVB)引腳引腳名稱引腳號(hào)引腳功能CA表2、2事件管理器B(EVB)引腳引腳名稱引腳號(hào)引腳功能CAP4/QEP3/IOPE788EVB模塊的捕獲輸入#4/正交編碼脈沖輸入#3/通用IO(↑)CAP5/QEP4/IOPF081EVB模塊的捕獲輸入#5/正交編碼脈沖輸入#4/通用IO(↑)CAP6/IOPF169EVB模塊的捕獲輸入#6//通用IO(↑)PWM7/IOPE165EVB模塊的比較/PWM輸出引腳#7/通用IO(↑)PWM8/IOPE262EVB模塊的比較/PWM輸出引腳#8/通用IO(↑)PWM9/IOPE359EVB模塊的比較/PWM輸出引腳#9/通用IO(↑)PWM10/IOPE455EVB模塊的比較/PWM輸出引腳#10/通用IO(↑)PWM11/IOPE546EVB模塊的比較/PWM輸出引腳#11/通用IO(↑)PWM12/IOPE638EVB模塊的比較/PWM輸出引腳#12/通用IO(↑)T3PWM/T3CMP/IOPF28EVB模塊的通用定時(shí)器3（TMR3）比較輸出/通用IO(↑)T4PWM/T4CMP/IOPF36EVB模塊的通用定時(shí)器4（TMR4）比較輸出/通用IO(↑)TDIRB/IOPF42通用定時(shí)器方向選擇（EVB）/通用IO(↑)；若TDIRB=1，為加計(jì)數(shù)，否則為減計(jì)數(shù)。TCLKINB/IOPF5126EVB定時(shí)器的外部時(shí)鐘輸入/通用IO(↑)（該定時(shí)器也可用內(nèi)部時(shí)鐘）表2、2事件管理器B(EVB)引腳引腳號(hào)引腳功能CAP4/Q表2、3ADC模數(shù)轉(zhuǎn)換器引腳引腳名稱引腳號(hào)引腳功能ADCIN00112ADC模擬輸入引腳#0ADCIN01110ADC模擬輸入引腳#1ADCIN02107ADC模擬輸入引腳#2ADCIN03105ADC模擬輸入引腳#3ADCIN04103ADC模擬輸入引腳#4ADCIN05102ADC模擬輸入引腳#5ADCIN06100ADC模擬輸入引腳#6ADCIN0799ADC模擬輸入引腳#7ADCIN08113ADC模擬輸入引腳#8ADCIN09111ADC模擬輸入引腳#9ADCIN10109ADC模擬輸入引腳#10ADCIN11108ADC模擬輸入引腳#11ADCIN12106ADC模擬輸入引腳#12ADCIN13104ADC模擬輸入引腳#13ADCIN14101ADC模擬輸入引腳#14ADCIN1598ADC模擬輸入引腳#15VREFHI115ADC模擬輸入高電平參考電壓輸入端VREFLO114ADC模擬輸入低電平參考電壓輸入端VCCA116ADC模擬供電電壓（3.3V）VSSA117ADC模擬地表2、3ADC模數(shù)轉(zhuǎn)換器引腳引腳名稱引腳號(hào)引腳功能ADCI表2、4通信模塊(CAN/SPI/SCI)引腳引腳名稱引腳號(hào)引腳功能CANRX/IOPC770CAN接收數(shù)據(jù)/通用IO(↑)CANTX/IOPC672CAN發(fā)送數(shù)據(jù)/通用IO(↑)SCITXD/IOPPA025SCI發(fā)送數(shù)據(jù)/通用IO(↑)SCIRXD/IOPPA126SCI接收數(shù)據(jù)/通用IO(↑)SPICLK/IOPC435SPI時(shí)鐘/通用IO(↑)SPISIMO/IOPC230SPI從動(dòng)輸入主控輸出/通用IO(↑)SPISOMI/IOPC332SPI從動(dòng)輸出主控輸入/通用IO(↑)SPISTE/IOPC533SPI從動(dòng)發(fā)送使能/通用IO(↑)表2、4通信模塊(CAN/SPI/SCI)引腳引腳名稱引腳表2、5外部中斷與時(shí)鐘引腳引腳名稱引腳號(hào)引腳功能RS133控制器復(fù)位引腳：當(dāng)RS為低時(shí)，24x控制器終止執(zhí)行并使PC=0；當(dāng)RS拉為高電平時(shí)，24x控制器從程序存儲(chǔ)器的0單元開始執(zhí)行；RS將各寄存器和狀態(tài)位置0；當(dāng)WDT定時(shí)時(shí)間溢出時(shí)，在RS引腳產(chǎn)生一個(gè)系統(tǒng)復(fù)位脈沖(↑)PDPINTA7功率驅(qū)動(dòng)保護(hù)中斷輸入引腳，下降沿有效。該中斷有效時(shí)，將EVA模塊的PWM輸出引腳置為高阻狀態(tài)。該引腳可用來監(jiān)測電機(jī)驅(qū)動(dòng)或電源逆變器出現(xiàn)的過電壓、過電流等故障(↑)XINT1/IOPA223外部中斷1/通用IO。XINT1和XINT2都是邊沿有效引腳，其邊沿極性可編程(↑)XINT2/ADCSOC/IOPD021外部中斷2/啟動(dòng)AD轉(zhuǎn)換輸入引腳/通用IO。XINT1和XINT2都是邊沿有效引腳，其邊沿極性可編程(↑)CLKOUT/IOPE073時(shí)鐘輸出/通用IO(↑)。輸出時(shí)鐘為CPU時(shí)鐘或監(jiān)視器定時(shí)器時(shí)鐘，由系統(tǒng)控制狀態(tài)寄存器中的CLKSRC(D14)決定；當(dāng)不用于時(shí)鐘輸出時(shí)，就可用作通用IO(↑)PDPINTB137功率驅(qū)動(dòng)保護(hù)中斷輸入引腳，下降沿有效。該中斷有效時(shí)，將EVB模塊的PWM輸出引腳置為高阻狀態(tài)。該引腳可用來監(jiān)測電機(jī)驅(qū)動(dòng)或電源逆變器出現(xiàn)的過電壓、過電流等故障(↑)表2、5外部中斷與時(shí)鐘引腳引腳名稱引腳號(hào)引腳功能RS13表2、6JTAG仿真測試引腳引腳名稱引腳號(hào)引腳功能TRST1JTAG測試復(fù)位引腳（↓）。當(dāng)TRST拉高時(shí)，掃描系統(tǒng)控制器的運(yùn)行；若該信號(hào)引腳未接或?yàn)榈碗娖?，控制器運(yùn)行在功能方式，并且測試復(fù)位信號(hào)無效EMU090仿真器I/O引腳#0(↑)。當(dāng)TRST拉高時(shí)，該引腳用作來自或到仿真器系統(tǒng)的中斷，通過JTAG掃描可定義為I/O引腳EMU1/OFF91仿真器引腳#1(↑)。該引腳可禁止所有輸出；當(dāng)TRST拉高時(shí)，該引腳用作來自或到仿真器系統(tǒng)的中斷，通過JTAG掃描可定義為I/O引腳；當(dāng)TRST拉低時(shí)，該引腳設(shè)定為OFF引腳；當(dāng)?shù)碗娖接行r(shí)，所有輸出引腳驅(qū)動(dòng)為高阻態(tài)。注意，OFF只用作測試和仿真，而不用于多處理應(yīng)用，因此對(duì)于OFF狀態(tài)，有TRST=0，EMU0=0，EMU1/OFF=0TCK135JTAG測試時(shí)鐘引腳(↑)TDI139JTAG測試數(shù)據(jù)輸入引腳(↑)。在TCK的上升沿從TDI輸入的指令或數(shù)據(jù)被鎖存到選定的寄存器TDO142JTAG掃描輸出，測試數(shù)據(jù)輸出引腳。在TCK的下降沿，選中寄存器中的指令或數(shù)據(jù)被移出到TDO引腳（↓）TMS144JTAG測試方式選擇引腳(↑)。該串行控制輸入在TCK的上升沿鎖存到TRP控制器中TMS236JTAG測試時(shí)鐘方式選擇2引腳(↑)。該串行控制輸入在TCK的上升沿鎖存到TRP控制器中；僅用于測試和仿真；在用戶應(yīng)用中，該引腳不可接表2、6JTAG仿真測試引腳引腳名稱引腳號(hào)引腳功能TRST2、2總線結(jié)構(gòu)

總線結(jié)構(gòu)是各種微處理器芯片的總干道,它的性能(響應(yīng)速度、位寬、負(fù)載能力等)在特別大程度上決定了微處理器芯片的性能。

LF240x控制器就是采納了多組總線的結(jié)構(gòu),LF240x系列芯片具有相同的總線結(jié)構(gòu)，由6條16位的內(nèi)部總線構(gòu)成。2、2總線結(jié)構(gòu)總線結(jié)構(gòu)是各種微處理器芯片的總干道,它的其中內(nèi)部地址總線分為了三條總線:●程序讀地址總線(PAB),提供訪問程序存儲(chǔ)器的地址;●數(shù)據(jù)讀地址總線(DRAB)，提供從數(shù)據(jù)存儲(chǔ)器讀取讀取數(shù)據(jù)的地址；●數(shù)據(jù)寫地址總線〔DWAB)，提供寫數(shù)據(jù)存儲(chǔ)器的地址。其中內(nèi)部地址總線分為了三條總線:●程序讀地址總線(PAB),內(nèi)部數(shù)據(jù)總線也對(duì)應(yīng)分為三條總線:

●程序讀數(shù)據(jù)總線(PRDB),載有從程序存儲(chǔ)器讀取的指令代碼、馬上數(shù)以及表格信息等，并傳送到CPU;●數(shù)據(jù)讀數(shù)據(jù)總線(DRDB)將數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)傳送到CPU；●數(shù)據(jù)寫數(shù)據(jù)總線(DWDB)，將處理后的數(shù)據(jù)傳送到數(shù)據(jù)存儲(chǔ)器與程序存儲(chǔ)器。內(nèi)部數(shù)據(jù)總線也對(duì)應(yīng)分為三條總線:

●程序讀數(shù)據(jù)總線(PRDB總線結(jié)構(gòu)有以下特點(diǎn):具有分離的程序總線與數(shù)據(jù)總線,允許CPU同時(shí)訪問程序指令和數(shù)據(jù)存儲(chǔ)器;具有獨(dú)立的數(shù)據(jù)讀／寫地址總線(DBAB/DWAB)和數(shù)據(jù)讀／寫總線(DRDB/DWDB)，使得對(duì)數(shù)據(jù)存儲(chǔ)器的讀、寫訪問可在同一機(jī)器周期內(nèi)完成；分離的程序和數(shù)據(jù)空間及獨(dú)立的總線結(jié)構(gòu)，這種并行機(jī)制能夠支持CPU在單機(jī)器時(shí)鐘內(nèi)并行執(zhí)行算術(shù)、邏輯和位處理操作等。例如，數(shù)據(jù)在作乘法時(shí)，前面的乘積可以加給ACC，與此同時(shí)，產(chǎn)生—個(gè)新的地址?？偩€結(jié)構(gòu)有以下特點(diǎn):具有分離的程序總線與數(shù)據(jù)總線,允許CPU2、3中央處理單元(CPU)

所有LF240x系列芯片的CPU結(jié)構(gòu)完全相同。CPU主要包括下列一些部件;一個(gè)32位的中央算術(shù)邏輯單元(CALU)；一個(gè)32位的累加器(ACC)；CALU的輸人數(shù)據(jù)定標(biāo)移位器(輸人移位器)及輸出數(shù)據(jù)定您移位器(輸出移位器)；一個(gè)16位×16位的乘法器；一個(gè)乘積定標(biāo)移位器；數(shù)據(jù)地址發(fā)生邏輯,其中包括8個(gè)輔助寄存器與一個(gè)輔助寄存器算術(shù)單元(ARAＵ)；程序地址發(fā)生邏輯；兩個(gè)16位的狀態(tài)寄存器ST0、ST1。下面分不討論CPU的其基本組成部分。LF240x的CPU結(jié)構(gòu)框圖如圖2、5所示。2、3中央處理單元(CPU)所有LF240x系列芯片的CTMS320LF240XDSP內(nèi)部資源介紹-課件2、3.1CPU狀態(tài)寄存器

TMS320LF240x系列DSP有兩個(gè)狀態(tài)寄存器ST0與ST1,含有各種狀態(tài)和控制位，是應(yīng)用中特不重要的兩個(gè)16位的寄存器，其內(nèi)容能夠被保存到數(shù)據(jù)存儲(chǔ)器或從數(shù)據(jù)存儲(chǔ)器讀出加載到ST0和ST1(可通過具體指令實(shí)現(xiàn))，從而在子程序調(diào)用或進(jìn)入中斷時(shí)，實(shí)現(xiàn)CPU各種狀態(tài)的保存。采納SETC指令和CLRC指令，可將ST0和ST1寄存器中的每一位置1或清02、3.1CPU狀態(tài)寄存器TMS320LF240x系列D2、3.1CPU狀態(tài)寄存器

ST0D15~D13D12D11D10D9D8~D0ARPOVOVM1INTMDPST1D15~D13D12D11D10D9D4D1~D0ARBCNFTCSXMC1111XF11PM圖2、6狀態(tài)寄存器ST0與ST12、3.1CPU狀態(tài)寄存器ST0狀態(tài)寄存器ST0中各位對(duì)應(yīng)功能符號(hào)功能ARB輔助寄存器指針緩沖器：當(dāng)ARP被裝載入ST0時(shí)，除了在LST指令外，原有的ARP值將被復(fù)制到ARB中；當(dāng)通過“LST#1”指令裝載ARB時(shí)，也把相同的ARB值復(fù)制到ARPARP輔助寄存器指針：ARP選擇間接尋址時(shí)，當(dāng)前的輔助寄存器AR。當(dāng)ARP被裝載時(shí)，原有的ARP值被復(fù)制到ARB寄存器中。在間接尋址時(shí)，ARP可由存儲(chǔ)器相關(guān)指令改變，也可由LARP、MAR和LST指令改變。當(dāng)執(zhí)行“LST#1”指令時(shí)，ARP也可載入與ARB相同的值狀態(tài)寄存器ST0中各位對(duì)應(yīng)功能符號(hào)功能ARB輔助寄存器指針狀態(tài)寄存器ST0中各位對(duì)應(yīng)功能符號(hào)功能C進(jìn)位位：此位在加法結(jié)果產(chǎn)生進(jìn)位時(shí)被置為1，或在減法結(jié)果產(chǎn)生借位時(shí)被清0；否則，除了執(zhí)行帶有16位移位的ADD或SUB指令外，C在加法后被清除或在減法后被設(shè)置。在ADD或SUB指令時(shí)，ADD僅可對(duì)進(jìn)位位進(jìn)行置位，而SUB僅可對(duì)進(jìn)位進(jìn)行清除，而不會(huì)對(duì)進(jìn)位位產(chǎn)生其他影響。移位1位和循環(huán)指令也可影響進(jìn)位位C，并且SETC、CLRC和LST指令也可影響C。條件轉(zhuǎn)移、調(diào)用和返回指令可根據(jù)C的狀態(tài)進(jìn)行執(zhí)行。復(fù)位時(shí)C被置1CNF片內(nèi)DARAM配置位：若CNF=0，可配置的雙口RAM區(qū)被映射到數(shù)據(jù)存儲(chǔ)空間；若CNF=1，可配置的雙口RAM區(qū)被映射到程序存儲(chǔ)空間。CNF位可通過“SETCCNF”、“CLRCCNF”和LST指令修改。RS復(fù)位時(shí)，CNF置為0DP數(shù)據(jù)存儲(chǔ)器頁指針：9位DP寄存器與一個(gè)指令字的低7位一起形成一個(gè)16位直接尋址地址。可通過LST指令和LDP指令對(duì)其修改狀態(tài)寄存器ST0中各位對(duì)應(yīng)功能符號(hào)功能C進(jìn)位位：此位在加法狀態(tài)寄存器ST1中各位對(duì)應(yīng)功能符號(hào)功能INTM中斷模式位：當(dāng)INTM被置0時(shí)，所有未屏蔽的中斷使能；當(dāng)它被置1，所有可屏蔽的中斷禁止?？赏ㄟ^“SETCINTM”指令和“CLRCINTM”指令將INTM位置1或清0；RS中斷也可對(duì)INTM進(jìn)行設(shè)置；INTM位對(duì)不可屏蔽中斷RS和NMI中斷沒有影響；注意INTM位不受LST指令的影響，復(fù)位時(shí)該位置1；在處理可屏蔽中斷時(shí)，該位被置為1OV溢出標(biāo)志位：該位保存一個(gè)被鎖存的值，用以指示CALU中是否有溢出發(fā)生；一旦發(fā)生溢出，OV位保持為1，直到下列條件中的一個(gè)發(fā)生時(shí)才能被清除——復(fù)位、溢出時(shí)條件轉(zhuǎn)移、無溢出時(shí)條件轉(zhuǎn)移指令或LST指令OVM溢出方式位：當(dāng)位OVM=0時(shí)，累加器中結(jié)果正常溢出；當(dāng)OVM=1時(shí)，根據(jù)溢出的情況，累加器被設(shè)置為它的最大正值或負(fù)值。SETC指令和CLRC指令分別對(duì)該位進(jìn)行置位和復(fù)位，也可用LST指令對(duì)OVM進(jìn)行修改狀態(tài)寄存器ST1中各位對(duì)應(yīng)功能符號(hào)功能INTM中斷模式位：狀態(tài)寄存器ST1中各位對(duì)應(yīng)功能符號(hào)功能PM乘積移位方式：若PM=00，乘法器的32位乘積結(jié)果不移位，直接裝入CALU；若PM=01，PREG輸出左移一位后載入CALU，最低位LSB以0填充；若PM=10，PREG輸出左移4位后載入CALU，最低位段LSB以0填充；若PM=11，PREG輸出進(jìn)行符號(hào)擴(kuò)展右移6位。注意，PREG中的內(nèi)容是一直保持不變的。當(dāng)把PREG中的內(nèi)容傳送到CALU單元中時(shí)，發(fā)生移位操作。PM可由SPM指令和“LST#1”指令加載。復(fù)位時(shí)，PM位清0SXM符號(hào)擴(kuò)展方式位：當(dāng)SXM=1時(shí)，數(shù)據(jù)通過定標(biāo)移位器傳送到累加器時(shí)，將產(chǎn)生符號(hào)擴(kuò)展；當(dāng)SXM=0時(shí)，將抑制符號(hào)擴(kuò)展。SXM位對(duì)某些指令沒有影響。例如，ADDS指令將抑制符號(hào)擴(kuò)展，而不管SXM位的狀態(tài)。SXM可通過“SETCSXM”指令或“CLRCSXM”指令對(duì)其置位或復(fù)位，并且“LST#1”指令將對(duì)SXM位進(jìn)行加載。復(fù)位時(shí)，SXM置1TC測試/控制標(biāo)志位：在下述情況之一，TC位被置1，即由BIT或BITT指令測試的位為1。當(dāng)利用NORM指令測試時(shí)，累加器的兩個(gè)最高有效位“異或”功能為“真”。條件轉(zhuǎn)移、調(diào)用和返回指令可根據(jù)TC位的條件來執(zhí)行。BIT、BITT、CMPR、LST和NORM指令影響TC位XFXF引腳狀態(tài)位：該位決定XF引腳的狀態(tài)。“SETCXF”指令可對(duì)位XF進(jìn)行置位，而“CLRCXF”指令可對(duì)其進(jìn)行清0。復(fù)位時(shí)，XF置1狀態(tài)寄存器ST1中各位對(duì)應(yīng)功能符號(hào)功能PM乘積移位方式：若2、4系統(tǒng)配置寄存器

系統(tǒng)配置寄存器有兩個(gè):系統(tǒng)控制與狀態(tài)寄存器(1)系統(tǒng)控制和狀態(tài)寄存器－SCSR1,映射到數(shù)據(jù)存儲(chǔ)器空間7018h。位15：保留位14：CLKSRC，CLKOUT引腳輸出源選擇0－CLKOUT引腳輸出CPU時(shí)鐘;1－CLKOUT引腳輸出WDCLK時(shí)鐘2、4系統(tǒng)配置寄存器系統(tǒng)配置寄存器有兩個(gè):系統(tǒng)控制與狀位13-12:LPM低功耗模式選擇,指明在執(zhí)行IDLE指令后進(jìn)入哪一種低功耗模式。00－進(jìn)入IDLE1(LPM0)模式;01－進(jìn)入IDLE2（LPM1）模式；1x－進(jìn)入HALT（LPM2）模式。位11-9：PLL時(shí)鐘預(yù)定標(biāo)選擇，對(duì)輸入時(shí)鐘選擇倍頻系數(shù)。000－4；001－2；010－1、33；011－1；100－0.8；101－0.66；110－0.57；111－0.5位13-12:LPM低功耗模式選擇,指明在執(zhí)行IDLE指令位8:保留位7：ADCCLKEN,ADC模塊時(shí)鐘使能控制位位6：SCICLKEN,SCI模塊時(shí)鐘使能控制位位5：SPICLKEN,SPI模塊時(shí)鐘使能控制位位4：CANCLKEN,CAN模塊時(shí)鐘使能控制位位3：EVBCLKEN,EVB模塊時(shí)鐘使能控制位位2：EVACLKEN,EVA模塊時(shí)鐘使能控制位0：禁止模塊時(shí)鐘(節(jié)能);1：使能模塊時(shí)鐘，且運(yùn)行位1：保留位0：ILLADR,無效地址檢測位當(dāng)檢測到一個(gè)無效地址時(shí)，該位被置1，該位需軟件清除，寫0即可。初始化時(shí)該位寫0。注意:任何無效的地址會(huì)導(dǎo)致NMI事件發(fā)生。位8:保留(2)系統(tǒng)控制與狀態(tài)寄存器2－SCSR2映射到數(shù)據(jù)存儲(chǔ)器空間7019h。位15-7:保留位位6：I/PQUAL,時(shí)鐘輸入限定，它限定輸入到DSP的CAP1-6，XINT1-2,ADCSOC以及PDPINTA*/PDPINTB*引腳上的信號(hào)被正確鎖存時(shí)，需要的最小脈沖寬度。脈沖寬度只有達(dá)到這個(gè)寬度之后，內(nèi)部的輸入狀態(tài)才會(huì)改變。0－鎖存脈沖至少需要5個(gè)時(shí)鐘周期;1－鎖存脈沖至少需要11個(gè)時(shí)鐘周期。假如這些引腳作I/O，則可不能使用輸入時(shí)鐘限定電路。(2)系統(tǒng)控制與狀態(tài)寄存器2－SCSR2位5:WD保護(hù)位,該位可用軟件來禁止WD工作。只能清除的位，復(fù)位后默認(rèn)1。寫1對(duì)其清除。0－保護(hù)WD，防止WD被軟件禁止。1－復(fù)位時(shí)的默認(rèn)值位4：XMIFHI-Z?？刂仆獠看鎯?chǔ)器接口信號(hào)(XMIF)0：所有XMIF信號(hào)處于正常驅(qū)動(dòng)模式(即非高阻態(tài))1：所有XMIF信號(hào)處于高阻態(tài)位3：BOOTEN*(使能位)。這位反映了BOOTEN*引腳在復(fù)位時(shí)的狀態(tài)。0：使能引導(dǎo)ROM。地址空間0000h-00FFh被片內(nèi)引導(dǎo)ROM塊占用。禁止用FLASH存儲(chǔ)器。1：禁止引導(dǎo)ROM。TMS320LF2407片內(nèi)FALSH程序存儲(chǔ)器映射地址范圍為0000h一7FFFh。位5:WD保護(hù)位,該位可用軟件來禁止WD工作。只能清除的位，位2:(微處理器／微控制器選擇)。這位反映了器件復(fù)位時(shí)MP/MC*引腳的狀態(tài)。0:器件設(shè)置為微控制器方式,程序地址范圍從0000h一7FFFh被映射到片內(nèi)1:器件設(shè)置為微處理器方式，程序地址范圍從0000h一7FFFh被映射到片外(必須外擴(kuò)外部存儲(chǔ)器)位1-0:SRAM的程序/數(shù)據(jù)空間選擇00地址空間不被映射，該空間被分配到外部存儲(chǔ)器0lSARAM被映射到片內(nèi)程序空間10SARAM被映射到片內(nèi)數(shù)據(jù)空間11SARAM被映射到片內(nèi)程序空間，又被映射到片內(nèi)數(shù)據(jù)空間位2:(微處理器／微控制器選擇)。這位反映了器件復(fù)位時(shí)MP/2、5存儲(chǔ)器與I/O空間存儲(chǔ)器概述程序存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器I/O空間2、5存儲(chǔ)器與I/O空間存儲(chǔ)器概述1、存儲(chǔ)器概述

可訪問的四種獨(dú)立的選擇空間是(共192K字):●64K字程序存儲(chǔ)器空間,包羅要執(zhí)行的指令及程序執(zhí)行時(shí)使用的數(shù)據(jù)?！?4K字局部數(shù)據(jù)存儲(chǔ)器空間，保存指令使用的數(shù)據(jù)。●64K字的I／O空間、用于外設(shè)接口，包括一些片內(nèi)外設(shè)的寄存器。1、存儲(chǔ)器概述

LF240x系列DSP片內(nèi)存儲(chǔ)器類型

為了加快數(shù)據(jù)的處理,LF240x系列DSP控制器中包羅了下列大小、存取速度與類型各不相同的的片內(nèi)存儲(chǔ)器:雙口RAM(DARAM)，每個(gè)機(jī)器周期可被訪問兩次的存儲(chǔ)器。單口RAM(SARAM)，每個(gè)機(jī)器周期僅能訪問一次的存儲(chǔ)器。閃速存儲(chǔ)器F1ash或工廠掩膜ROM。

為了滿足設(shè)計(jì)者對(duì)存儲(chǔ)空間的更多需求，該系列的一些芯片還提供了外部存儲(chǔ)器接口(EMIF)，用來實(shí)現(xiàn)對(duì)外部存儲(chǔ)器的訪問。

LF240x系列DSP片內(nèi)存儲(chǔ)器類型

為了加快數(shù)據(jù)的處理2、

程序存儲(chǔ)器

2、程序存儲(chǔ)器TMS320LF240XDSP內(nèi)部資源介紹-課件3、

數(shù)據(jù)存儲(chǔ)器3、數(shù)據(jù)存儲(chǔ)器TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件4、I/O空間4、I/O空間TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件2、6中斷系統(tǒng)中斷簡介中斷的執(zhí)行過程中斷向量與中斷向量表CPU中斷控制寄存器外設(shè)中斷寄存器中斷響應(yīng)的延時(shí)可屏蔽中斷2、6中斷系統(tǒng)中斷簡介中斷簡介兩個(gè)問題:什么是中斷;中斷分類中斷的概念中斷就是CPU對(duì)系統(tǒng)發(fā)生的某事件作出的一種反應(yīng),CPU暫停正在執(zhí)行的程序，保留現(xiàn)場后自動(dòng)轉(zhuǎn)去執(zhí)行相應(yīng)事件的處理程序，處理完成后返回?cái)帱c(diǎn)，接著執(zhí)行被打斷的程序。中斷簡介兩個(gè)問題:什么是中斷;中斷分類中斷分類1)軟件中斷:是由指令(軟件）INTR、NMI與TRAP引起的中斷(屬于非屏蔽中斷)。2）硬件中斷：是由硬件引起的中斷

外部硬件中斷：受外部中斷引腳信號(hào)觸發(fā);

內(nèi)部硬件中斷：片內(nèi)外設(shè)信號(hào)觸發(fā),如：DSP(如A/D變換)。中斷分類從CPU處理中斷的角度看

可屏蔽中斷LF240x系列DSP可屏蔽中斷都是硬件中斷

INT1~INT6,INT1優(yōu)先級(jí)最高

不可屏蔽中斷。

總是響應(yīng)

LF240x的非屏蔽中斷包括所有的軟件中斷與兩種重要的硬件中斷(復(fù)位中斷和不可屏蔽中斷NMI)

從CPU處理中斷的角度看可屏蔽中斷2、

中斷執(zhí)行過程中斷擴(kuò)展模塊

CPU提供了6個(gè)可屏蔽中斷:INT1~INT6,INT1優(yōu)先級(jí)不最高，依次INT6最低。

LF240x系列DSP采納兩級(jí)中斷處理方法，通過集中化的中斷擴(kuò)展(PIE)設(shè)計(jì)使得LF240x器件能夠管理46個(gè)可屏蔽中斷請(qǐng)求，并歸于INT1~INT6這6個(gè)中斷級(jí)，這46個(gè)中斷作為底層中斷，INT1~INT6作為頂層中斷。2、中斷執(zhí)行過程中斷擴(kuò)展模塊可屏蔽中斷處理過程

在外設(shè)配置寄存器中,對(duì)每一個(gè)外設(shè)中斷請(qǐng)求都有一個(gè)對(duì)應(yīng)的中斷使能位與中斷標(biāo)志位。當(dāng)一個(gè)引起中斷的外設(shè)事件發(fā)生且相應(yīng)的中斷使能位置1時(shí)，則會(huì)產(chǎn)生一個(gè)從外設(shè)到中斷控制器的中斷請(qǐng)求，同時(shí)中斷優(yōu)先級(jí)的值也被送到中斷控制器。由中斷控制器將中斷級(jí)不高的外設(shè)中斷請(qǐng)求送到CPU的INTn端?？善帘沃袛嗵幚磉^程在外設(shè)配置寄存器中,對(duì)每一個(gè)外設(shè)中斷請(qǐng)求TMS320LF240XDSP內(nèi)部資源介紹-課件中

斷

響

應(yīng)

流

程中

斷

響

應(yīng)

流

程中斷處理過程中斷處理過程3、

中斷向量與中斷向量表中斷向量中斷服務(wù)程序的起始地址

每個(gè)中斷源具有唯一與之對(duì)應(yīng)的中斷向量中斷向量表LF240x系列DSP具有兩個(gè)中斷矢量表

(1)CPU的矢量表用來獲取響應(yīng)CPU中斷請(qǐng)求（INT1~INT6）的一級(jí)通用中斷服務(wù)子程序（GISR）;（2）外設(shè)矢量表用來獲取響應(yīng)某一個(gè)特定外設(shè)事件的特定中斷服務(wù)子程序（SISR）。3、中斷向量與中斷向量表中斷向量假中斷向量(0000h

)假中斷向量(0000h)4、CPU中斷控制寄存器CPU中斷標(biāo)志寄存器(IFR)4、CPU中斷控制寄存器CPU中斷標(biāo)志寄存器(IFR)TMS320LF240XDSP內(nèi)部資源介紹-課件CPU中斷屏蔽寄存器(IMR)CPU中斷屏蔽寄存器(IMR)5、

外設(shè)中斷寄存器

5、外設(shè)中斷寄存器6、

中斷響應(yīng)延時(shí)

6、中斷響應(yīng)延時(shí)TMS320LF240XDSP內(nèi)部資源介紹-課件7、

可屏蔽外部中斷

7、可屏蔽外部中斷TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件2、7復(fù)位操作

復(fù)位信號(hào)實(shí)際上是一個(gè)不可屏蔽的中斷。當(dāng)系統(tǒng)收到復(fù)位信號(hào)后,將復(fù)位中斷向量0000h加載到程序計(jì)數(shù)器PC中。一般情況下，該處設(shè)有一條分支指令，以跳轉(zhuǎn)到主程序入口上。2、7復(fù)位操作復(fù)位信號(hào)實(shí)際上是一個(gè)不可屏蔽的中斷。當(dāng)系統(tǒng)復(fù)位后:CNF＝0,雙口存儲(chǔ)器DARAM(B0)分配給數(shù)據(jù)空間;INTM＝1，禁止可屏蔽中斷；系統(tǒng)狀態(tài)：OV＝0，XF＝1，SXM＝1，

PM＝00，C＝l；全局存儲(chǔ)器分配寄存器

GREG＝××××××××00000000；重復(fù)計(jì)數(shù)器RPTC＝0；等待狀態(tài)的周期設(shè)為最大。系統(tǒng)復(fù)位后:2、8程序控制

程序控制即控制程序的執(zhí)行順序,通常程序是順序執(zhí)行的，但有時(shí)候程序必須轉(zhuǎn)移到其她地址，并在新地址處開始順序執(zhí)行那個(gè)指令，LF240x支持調(diào)用、返回與中斷。2、8程序控制程序控制即控制程序的執(zhí)行順序,通常程序1、程序地址的產(chǎn)生

1、程序地址的產(chǎn)生程序地址產(chǎn)生小結(jié)操作程序源順序操作PC（包含程序地址+1）空周期PAR（包含程序地址）從子程序返回棧頂（TOS）從表移動(dòng)或塊移動(dòng)返回棧底（MSTACK）轉(zhuǎn)移或調(diào)用至指令規(guī)定的地址使用程序讀總線（PRDB）的轉(zhuǎn)移或調(diào)用指令轉(zhuǎn)移或調(diào)用至累加器低位字規(guī)定的地址使用數(shù)據(jù)讀總線（DRDB）的累加器低位字轉(zhuǎn)移至中斷服務(wù)子程序使用程序讀總線（PRDB）的中斷向量存儲(chǔ)單元程序地址產(chǎn)生小結(jié)操作程序源順序操作PC（包含程序地址+1）空2、

堆棧LF240x系列DSP控制器中具有16位寬、8級(jí)深度的硬件堆棧。當(dāng)執(zhí)行子程序調(diào)用或發(fā)生中斷時(shí),程序地址產(chǎn)生邏輯使用堆棧來存儲(chǔ)程序的返回地址。當(dāng)子程序調(diào)用指令使CPU進(jìn)入子程序或中斷事件使CPU進(jìn)入中斷服務(wù)子程序時(shí)，PC中保存的程序返回地址被自動(dòng)壓入堆棧項(xiàng)部，該操作不需要附加的時(shí)鐘周期。當(dāng)子程序或中斷服務(wù)子程序執(zhí)行完畢時(shí)，返回指令將把返回地址從堆棧頂部彈回到程序計(jì)數(shù)器，以接著執(zhí)行原來的程序。2、堆棧LF240x系列DSP控制器中具有16位寬、8級(jí)深當(dāng)8級(jí)硬件堆棧沒有被全部用于保存程序返回地址時(shí),在子程序或中斷服務(wù)子程序執(zhí)行期間內(nèi)，堆棧可用于暫時(shí)保存上下文數(shù)據(jù)，或用于其她存儲(chǔ)用途。當(dāng)8級(jí)硬件堆棧沒有被全部用于保存程序返回地址時(shí),在子程序或中用戶能夠使用以下兩組指令訪問堆棧:PUSH(入棧)與POP(出棧)指令

PSHD和POPD指令。用戶能夠使用以下兩組指令訪問堆棧:PUSH(入棧)與POP(壓棧操作圖壓棧操作圖出棧操作圖出棧操作圖微堆棧在執(zhí)行某些指令之前,程序地址產(chǎn)生邏輯使用16位寬、1級(jí)深的微堆棧(MSTACK)來存儲(chǔ)返回地址。這些指令使用程序地址產(chǎn)生邏輯提供雙操作數(shù)指令的第二地址。微堆棧3、

跳轉(zhuǎn)、調(diào)用與返回

無條件跳轉(zhuǎn)、調(diào)用與返回當(dāng)CPU遇到無條件程序跳轉(zhuǎn)、子程序調(diào)用或返回指令時(shí),總是馬上執(zhí)行該指令。條件跳轉(zhuǎn)、調(diào)用和返回當(dāng)CPU遇到條件程序跳轉(zhuǎn)、子程序調(diào)用或返回指令時(shí)，需要先判斷指令中指定的某種條件是否滿足，假如滿足，則執(zhí)行這些條件指令;否則，躍過這些條件指令，接著執(zhí)行后續(xù)的指令。

3、跳轉(zhuǎn)、調(diào)用與返回?zé)o條件跳轉(zhuǎn)、調(diào)用與返回用于條件調(diào)用與返回的條件操作數(shù)符號(hào)條件說明EQACC＝0累加器值等于零NEQACC≠0累加器值不等于零LTACC<0累加器值小于零LEQACC≤0累加器值小于等于零GTACC>0累加器值大于零GEQACC≥0累加器值大于等于零CC＝1進(jìn)位位被設(shè)置為1NCC＝0進(jìn)位位被清除為0OVOV＝1檢測到累加器溢出NOVOV＝0未檢測到累加器溢出BIOBIO為低BIO引腳為低電平TCTC＝1測試/控制標(biāo)志位被設(shè)置為1NTCTC＝0測試/控制標(biāo)志位被清除為0用于條件調(diào)用與返回的條件操作數(shù)符號(hào)條件說明EQACC＝0累加條件分組組1組2A類B類A類B類C類EQOVTCCBIONEQNOVNTCNCLTLEQGTGEQ條件分組組1組2A類B類A類B類C類EQOVTCCBIONE注意:用戶能夠從組1中最多選擇兩個(gè)檢測條件,而這兩個(gè)條件必須來自不同的類(A，B)，用戶可以從組2中最多選擇三個(gè)檢測條件，而這三個(gè)條件必須來自不同的類（A，B，C)注意:用戶能夠從組1中最多選擇兩個(gè)檢測條件,而這兩個(gè)條件必須單指令重復(fù)操作

在LF240x系列DSP控制器中提供了重復(fù)指令(RPT),它能夠?qū)⒕o隨其后的那條指令連續(xù)執(zhí)行N+1次，其中，N為RPTC寄存器的值，也是RPT指令的操作數(shù)。當(dāng)執(zhí)行RPT指令時(shí)，重復(fù)計(jì)數(shù)器RPTC中裝入N。重復(fù)指令每執(zhí)行一次，RPTC便減1，直到RPTC等于零為止。當(dāng)計(jì)數(shù)值來自數(shù)據(jù)存儲(chǔ)單元時(shí)，RPTC可以用作16位計(jì)數(shù)器;假如計(jì)數(shù)值規(guī)定為常量操作數(shù)，那么它是8位計(jì)數(shù)器。單指令重復(fù)操作在LF240x系列DSP控制器中提供了重復(fù)指感謝您的聆聽！感謝您的聆聽！TMS320LF240XDSP內(nèi)部資源介紹TMS320LF240XDSP內(nèi)部資源介紹2、1基本結(jié)構(gòu)1、引腳LF240x系列的DSP芯片中,不同型號(hào)芯片的引腳數(shù)是不同的。如LF2407A有144個(gè)引腳，LF2406A有100個(gè)引腳，等等。下面是TMS320LF2407A引腳封裝及其結(jié)構(gòu)圖2、1基本結(jié)構(gòu)1、引腳LF240x系列的2、1基本結(jié)構(gòu)1、引腳LF240x系列的DSP芯片中,不同型號(hào)芯片的引腳數(shù)是不同的。如LF2407A有144個(gè)引腳，LF2406A有100個(gè)引腳，等等

2、1基本結(jié)構(gòu)1、引腳LF240x系列的DS2、1基本結(jié)構(gòu)1、引腳LF240x系列的DSP芯片中,不同型號(hào)芯片的引腳數(shù)是不同的。如LF2407A有144個(gè)引腳，LF2406A有100個(gè)引腳，等等

2、1基本結(jié)構(gòu)1、引腳LF240x系列的DS各引腳按功能可分為以下8部分:表2、1~2.9分類列出了分不列出了TMS320LF240x各引腳及其功能。(1)事件管理器(EVB與EVB)引腳;(2)ADC模數(shù)轉(zhuǎn)換器引腳(3)通信模塊（CAN/SPI/SCI）引腳；(4)外部中斷與時(shí)鐘引腳；(5)地址/數(shù)據(jù)及存儲(chǔ)器控制信號(hào)引腳；(6)振蕩器/PLL/FLASH/BOOT引導(dǎo)程序及其它引腳；(7)JTAG仿真測試引腳；(8)電源引腳。各引腳按功能可分為以下8部分:表2、1~2.9分類列出了分不表2、1事件管理器A(EVB)引腳引腳名稱引腳號(hào)引腳功能CAP1/QEP1/IOPA383EVB模塊的捕獲輸入#1/正交編碼脈沖輸入#1/通用IO(↑)CAP2/QEP2/IOPA479EVB模塊的捕獲輸入#2/正交編碼脈沖輸入#2/通用IO(↑)CAP3/IOPA575EVB模塊的捕獲輸入#3//通用IO(↑)PWM1/IOPA656EVB模塊的比較/PWM輸出引腳#1/通用IO(↑)PWM2/IOPA754EVB模塊的比較/PWM輸出引腳#2/通用IO(↑)PWM3/IOPB052EVB模塊的比較/PWM輸出引腳#3/通用IO(↑)PWM4/IOPB147EVB模塊的比較/PWM輸出引腳#4/通用IO(↑)PWM5/IOPB244EVB模塊的比較/PWM輸出引腳#5/通用IO(↑)PWM6/IOPB340EVB模塊的比較/PWM輸出引腳#6/通用IO(↑)T1PWM/T1CMP/IOPB416EVB模塊的通用定時(shí)器1（TMR1）比較輸出/通用IO(↑)T2PWM/T2CMP/IOPB518EVB模塊的通用定時(shí)器2（TMR2）比較輸出/通用IO(↑)TDIRA/IOPB614通用定時(shí)器方向選擇（EVB）/通用IO(↑)；若TDIRA=1，為加計(jì)數(shù)，否則為減計(jì)數(shù)。TCLKINA/IOPB737EVB定時(shí)器的外部時(shí)鐘輸入/通用IO(↑)（該定時(shí)器也可用內(nèi)部時(shí)鐘）表2、1事件管理器A(EVB)引腳引腳名稱引腳號(hào)引腳功能CA表2、2事件管理器B(EVB)引腳引腳名稱引腳號(hào)引腳功能CAP4/QEP3/IOPE788EVB模塊的捕獲輸入#4/正交編碼脈沖輸入#3/通用IO(↑)CAP5/QEP4/IOPF081EVB模塊的捕獲輸入#5/正交編碼脈沖輸入#4/通用IO(↑)CAP6/IOPF169EVB模塊的捕獲輸入#6//通用IO(↑)PWM7/IOPE165EVB模塊的比較/PWM輸出引腳#7/通用IO(↑)PWM8/IOPE262EVB模塊的比較/PWM輸出引腳#8/通用IO(↑)PWM9/IOPE359EVB模塊的比較/PWM輸出引腳#9/通用IO(↑)PWM10/IOPE455EVB模塊的比較/PWM輸出引腳#10/通用IO(↑)PWM11/IOPE546EVB模塊的比較/PWM輸出引腳#11/通用IO(↑)PWM12/IOPE638EVB模塊的比較/PWM輸出引腳#12/通用IO(↑)T3PWM/T3CMP/IOPF28EVB模塊的通用定時(shí)器3（TMR3）比較輸出/通用IO(↑)T4PWM/T4CMP/IOPF36EVB模塊的通用定時(shí)器4（TMR4）比較輸出/通用IO(↑)TDIRB/IOPF42通用定時(shí)器方向選擇（EVB）/通用IO(↑)；若TDIRB=1，為加計(jì)數(shù)，否則為減計(jì)數(shù)。TCLKINB/IOPF5126EVB定時(shí)器的外部時(shí)鐘輸入/通用IO(↑)（該定時(shí)器也可用內(nèi)部時(shí)鐘）表2、2事件管理器B(EVB)引腳引腳號(hào)引腳功能CAP4/Q表2、3ADC模數(shù)轉(zhuǎn)換器引腳引腳名稱引腳號(hào)引腳功能ADCIN00112ADC模擬輸入引腳#0ADCIN01110ADC模擬輸入引腳#1ADCIN02107ADC模擬輸入引腳#2ADCIN03105ADC模擬輸入引腳#3ADCIN04103ADC模擬輸入引腳#4ADCIN05102ADC模擬輸入引腳#5ADCIN06100ADC模擬輸入引腳#6ADCIN0799ADC模擬輸入引腳#7ADCIN08113ADC模擬輸入引腳#8ADCIN09111ADC模擬輸入引腳#9ADCIN10109ADC模擬輸入引腳#10ADCIN11108ADC模擬輸入引腳#11ADCIN12106ADC模擬輸入引腳#12ADCIN13104ADC模擬輸入引腳#13ADCIN14101ADC模擬輸入引腳#14ADCIN1598ADC模擬輸入引腳#15VREFHI115ADC模擬輸入高電平參考電壓輸入端VREFLO114ADC模擬輸入低電平參考電壓輸入端VCCA116ADC模擬供電電壓（3.3V）VSSA117ADC模擬地表2、3ADC模數(shù)轉(zhuǎn)換器引腳引腳名稱引腳號(hào)引腳功能ADCI表2、4通信模塊(CAN/SPI/SCI)引腳引腳名稱引腳號(hào)引腳功能CANRX/IOPC770CAN接收數(shù)據(jù)/通用IO(↑)CANTX/IOPC672CAN發(fā)送數(shù)據(jù)/通用IO(↑)SCITXD/IOPPA025SCI發(fā)送數(shù)據(jù)/通用IO(↑)SCIRXD/IOPPA126SCI接收數(shù)據(jù)/通用IO(↑)SPICLK/IOPC435SPI時(shí)鐘/通用IO(↑)SPISIMO/IOPC230SPI從動(dòng)輸入主控輸出/通用IO(↑)SPISOMI/IOPC332SPI從動(dòng)輸出主控輸入/通用IO(↑)SPISTE/IOPC533SPI從動(dòng)發(fā)送使能/通用IO(↑)表2、4通信模塊(CAN/SPI/SCI)引腳引腳名稱引腳表2、5外部中斷與時(shí)鐘引腳引腳名稱引腳號(hào)引腳功能RS133控制器復(fù)位引腳：當(dāng)RS為低時(shí)，24x控制器終止執(zhí)行并使PC=0；當(dāng)RS拉為高電平時(shí)，24x控制器從程序存儲(chǔ)器的0單元開始執(zhí)行；RS將各寄存器和狀態(tài)位置0；當(dāng)WDT定時(shí)時(shí)間溢出時(shí)，在RS引腳產(chǎn)生一個(gè)系統(tǒng)復(fù)位脈沖(↑)PDPINTA7功率驅(qū)動(dòng)保護(hù)中斷輸入引腳，下降沿有效。該中斷有效時(shí)，將EVA模塊的PWM輸出引腳置為高阻狀態(tài)。該引腳可用來監(jiān)測電機(jī)驅(qū)動(dòng)或電源逆變器出現(xiàn)的過電壓、過電流等故障(↑)XINT1/IOPA223外部中斷1/通用IO。XINT1和XINT2都是邊沿有效引腳，其邊沿極性可編程(↑)XINT2/ADCSOC/IOPD021外部中斷2/啟動(dòng)AD轉(zhuǎn)換輸入引腳/通用IO。XINT1和XINT2都是邊沿有效引腳，其邊沿極性可編程(↑)CLKOUT/IOPE073時(shí)鐘輸出/通用IO(↑)。輸出時(shí)鐘為CPU時(shí)鐘或監(jiān)視器定時(shí)器時(shí)鐘，由系統(tǒng)控制狀態(tài)寄存器中的CLKSRC(D14)決定；當(dāng)不用于時(shí)鐘輸出時(shí)，就可用作通用IO(↑)PDPINTB137功率驅(qū)動(dòng)保護(hù)中斷輸入引腳，下降沿有效。該中斷有效時(shí)，將EVB模塊的PWM輸出引腳置為高阻狀態(tài)。該引腳可用來監(jiān)測電機(jī)驅(qū)動(dòng)或電源逆變器出現(xiàn)的過電壓、過電流等故障(↑)表2、5外部中斷與時(shí)鐘引腳引腳名稱引腳號(hào)引腳功能RS13表2、6JTAG仿真測試引腳引腳名稱引腳號(hào)引腳功能TRST1JTAG測試復(fù)位引腳（↓）。當(dāng)TRST拉高時(shí)，掃描系統(tǒng)控制器的運(yùn)行；若該信號(hào)引腳未接或?yàn)榈碗娖?，控制器運(yùn)行在功能方式，并且測試復(fù)位信號(hào)無效EMU090仿真器I/O引腳#0(↑)。當(dāng)TRST拉高時(shí)，該引腳用作來自或到仿真器系統(tǒng)的中斷，通過JTAG掃描可定義為I/O引腳EMU1/OFF91仿真器引腳#1(↑)。該引腳可禁止所有輸出；當(dāng)TRST拉高時(shí)，該引腳用作來自或到仿真器系統(tǒng)的中斷，通過JTAG掃描可定義為I/O引腳；當(dāng)TRST拉低時(shí)，該引腳設(shè)定為OFF引腳；當(dāng)?shù)碗娖接行r(shí)，所有輸出引腳驅(qū)動(dòng)為高阻態(tài)。注意，OFF只用作測試和仿真，而不用于多處理應(yīng)用，因此對(duì)于OFF狀態(tài)，有TRST=0，EMU0=0，EMU1/OFF=0TCK135JTAG測試時(shí)鐘引腳(↑)TDI139JTAG測試數(shù)據(jù)輸入引腳(↑)。在TCK的上升沿從TDI輸入的指令或數(shù)據(jù)被鎖存到選定的寄存器TDO142JTAG掃描輸出，測試數(shù)據(jù)輸出引腳。在TCK的下降沿，選中寄存器中的指令或數(shù)據(jù)被移出到TDO引腳（↓）TMS144JTAG測試方式選擇引腳(↑)。該串行控制輸入在TCK的上升沿鎖存到TRP控制器中TMS236JTAG測試時(shí)鐘方式選擇2引腳(↑)。該串行控制輸入在TCK的上升沿鎖存到TRP控制器中；僅用于測試和仿真；在用戶應(yīng)用中，該引腳不可接表2、6JTAG仿真測試引腳引腳名稱引腳號(hào)引腳功能TRST2、2總線結(jié)構(gòu)

總線結(jié)構(gòu)是各種微處理器芯片的總干道,它的性能(響應(yīng)速度、位寬、負(fù)載能力等)在特別大程度上決定了微處理器芯片的性能。

LF240x控制器就是采納了多組總線的結(jié)構(gòu),LF240x系列芯片具有相同的總線結(jié)構(gòu)，由6條16位的內(nèi)部總線構(gòu)成。2、2總線結(jié)構(gòu)總線結(jié)構(gòu)是各種微處理器芯片的總干道,它的其中內(nèi)部地址總線分為了三條總線:●程序讀地址總線(PAB),提供訪問程序存儲(chǔ)器的地址;●數(shù)據(jù)讀地址總線(DRAB)，提供從數(shù)據(jù)存儲(chǔ)器讀取讀取數(shù)據(jù)的地址；●數(shù)據(jù)寫地址總線〔DWAB)，提供寫數(shù)據(jù)存儲(chǔ)器的地址。其中內(nèi)部地址總線分為了三條總線:●程序讀地址總線(PAB),內(nèi)部數(shù)據(jù)總線也對(duì)應(yīng)分為三條總線:

●程序讀數(shù)據(jù)總線(PRDB),載有從程序存儲(chǔ)器讀取的指令代碼、馬上數(shù)以及表格信息等，并傳送到CPU;●數(shù)據(jù)讀數(shù)據(jù)總線(DRDB)將數(shù)據(jù)存儲(chǔ)器的數(shù)據(jù)傳送到CPU；●數(shù)據(jù)寫數(shù)據(jù)總線(DWDB)，將處理后的數(shù)據(jù)傳送到數(shù)據(jù)存儲(chǔ)器與程序存儲(chǔ)器。內(nèi)部數(shù)據(jù)總線也對(duì)應(yīng)分為三條總線:

●程序讀數(shù)據(jù)總線(PRDB總線結(jié)構(gòu)有以下特點(diǎn):具有分離的程序總線與數(shù)據(jù)總線,允許CPU同時(shí)訪問程序指令和數(shù)據(jù)存儲(chǔ)器;具有獨(dú)立的數(shù)據(jù)讀／寫地址總線(DBAB/DWAB)和數(shù)據(jù)讀／寫總線(DRDB/DWDB)，使得對(duì)數(shù)據(jù)存儲(chǔ)器的讀、寫訪問可在同一機(jī)器周期內(nèi)完成；分離的程序和數(shù)據(jù)空間及獨(dú)立的總線結(jié)構(gòu)，這種并行機(jī)制能夠支持CPU在單機(jī)器時(shí)鐘內(nèi)并行執(zhí)行算術(shù)、邏輯和位處理操作等。例如，數(shù)據(jù)在作乘法時(shí)，前面的乘積可以加給ACC，與此同時(shí)，產(chǎn)生—個(gè)新的地址?？偩€結(jié)構(gòu)有以下特點(diǎn):具有分離的程序總線與數(shù)據(jù)總線,允許CPU2、3中央處理單元(CPU)

所有LF240x系列芯片的CPU結(jié)構(gòu)完全相同。CPU主要包括下列一些部件;一個(gè)32位的中央算術(shù)邏輯單元(CALU)；一個(gè)32位的累加器(ACC)；CALU的輸人數(shù)據(jù)定標(biāo)移位器(輸人移位器)及輸出數(shù)據(jù)定您移位器(輸出移位器)；一個(gè)16位×16位的乘法器；一個(gè)乘積定標(biāo)移位器；數(shù)據(jù)地址發(fā)生邏輯,其中包括8個(gè)輔助寄存器與一個(gè)輔助寄存器算術(shù)單元(ARAＵ)；程序地址發(fā)生邏輯；兩個(gè)16位的狀態(tài)寄存器ST0、ST1。下面分不討論CPU的其基本組成部分。LF240x的CPU結(jié)構(gòu)框圖如圖2、5所示。2、3中央處理單元(CPU)所有LF240x系列芯片的CTMS320LF240XDSP內(nèi)部資源介紹-課件2、3.1CPU狀態(tài)寄存器

TMS320LF240x系列DSP有兩個(gè)狀態(tài)寄存器ST0與ST1,含有各種狀態(tài)和控制位，是應(yīng)用中特不重要的兩個(gè)16位的寄存器，其內(nèi)容能夠被保存到數(shù)據(jù)存儲(chǔ)器或從數(shù)據(jù)存儲(chǔ)器讀出加載到ST0和ST1(可通過具體指令實(shí)現(xiàn))，從而在子程序調(diào)用或進(jìn)入中斷時(shí)，實(shí)現(xiàn)CPU各種狀態(tài)的保存。采納SETC指令和CLRC指令，可將ST0和ST1寄存器中的每一位置1或清02、3.1CPU狀態(tài)寄存器TMS320LF240x系列D2、3.1CPU狀態(tài)寄存器

ST0D15~D13D12D11D10D9D8~D0ARPOVOVM1INTMDPST1D15~D13D12D11D10D9D4D1~D0ARBCNFTCSXMC1111XF11PM圖2、6狀態(tài)寄存器ST0與ST12、3.1CPU狀態(tài)寄存器ST0狀態(tài)寄存器ST0中各位對(duì)應(yīng)功能符號(hào)功能ARB輔助寄存器指針緩沖器：當(dāng)ARP被裝載入ST0時(shí)，除了在LST指令外，原有的ARP值將被復(fù)制到ARB中；當(dāng)通過“LST#1”指令裝載ARB時(shí)，也把相同的ARB值復(fù)制到ARPARP輔助寄存器指針：ARP選擇間接尋址時(shí)，當(dāng)前的輔助寄存器AR。當(dāng)ARP被裝載時(shí)，原有的ARP值被復(fù)制到ARB寄存器中。在間接尋址時(shí)，ARP可由存儲(chǔ)器相關(guān)指令改變，也可由LARP、MAR和LST指令改變。當(dāng)執(zhí)行“LST#1”指令時(shí)，ARP也可載入與ARB相同的值狀態(tài)寄存器ST0中各位對(duì)應(yīng)功能符號(hào)功能ARB輔助寄存器指針狀態(tài)寄存器ST0中各位對(duì)應(yīng)功能符號(hào)功能C進(jìn)位位：此位在加法結(jié)果產(chǎn)生進(jìn)位時(shí)被置為1，或在減法結(jié)果產(chǎn)生借位時(shí)被清0；否則，除了執(zhí)行帶有16位移位的ADD或SUB指令外，C在加法后被清除或在減法后被設(shè)置。在ADD或SUB指令時(shí)，ADD僅可對(duì)進(jìn)位位進(jìn)行置位，而SUB僅可對(duì)進(jìn)位進(jìn)行清除，而不會(huì)對(duì)進(jìn)位位產(chǎn)生其他影響。移位1位和循環(huán)指令也可影響進(jìn)位位C，并且SETC、CLRC和LST指令也可影響C。條件轉(zhuǎn)移、調(diào)用和返回指令可根據(jù)C的狀態(tài)進(jìn)行執(zhí)行。復(fù)位時(shí)C被置1CNF片內(nèi)DARAM配置位：若CNF=0，可配置的雙口RAM區(qū)被映射到數(shù)據(jù)存儲(chǔ)空間；若CNF=1，可配置的雙口RAM區(qū)被映射到程序存儲(chǔ)空間。CNF位可通過“SETCCNF”、“CLRCCNF”和LST指令修改。RS復(fù)位時(shí)，CNF置為0DP數(shù)據(jù)存儲(chǔ)器頁指針：9位DP寄存器與一個(gè)指令字的低7位一起形成一個(gè)16位直接尋址地址。可通過LST指令和LDP指令對(duì)其修改狀態(tài)寄存器ST0中各位對(duì)應(yīng)功能符號(hào)功能C進(jìn)位位：此位在加法狀態(tài)寄存器ST1中各位對(duì)應(yīng)功能符號(hào)功能INTM中斷模式位：當(dāng)INTM被置0時(shí)，所有未屏蔽的中斷使能；當(dāng)它被置1，所有可屏蔽的中斷禁止?？赏ㄟ^“SETCINTM”指令和“CLRCINTM”指令將INTM位置1或清0；RS中斷也可對(duì)INTM進(jìn)行設(shè)置；INTM位對(duì)不可屏蔽中斷RS和NMI中斷沒有影響；注意INTM位不受LST指令的影響，復(fù)位時(shí)該位置1；在處理可屏蔽中斷時(shí)，該位被置為1OV溢出標(biāo)志位：該位保存一個(gè)被鎖存的值，用以指示CALU中是否有溢出發(fā)生；一旦發(fā)生溢出，OV位保持為1，直到下列條件中的一個(gè)發(fā)生時(shí)才能被清除——復(fù)位、溢出時(shí)條件轉(zhuǎn)移、無溢出時(shí)條件轉(zhuǎn)移指令或LST指令OVM溢出方式位：當(dāng)位OVM=0時(shí)，累加器中結(jié)果正常溢出；當(dāng)OVM=1時(shí)，根據(jù)溢出的情況，累加器被設(shè)置為它的最大正值或負(fù)值。SETC指令和CLRC指令分別對(duì)該位進(jìn)行置位和復(fù)位，也可用LST指令對(duì)OVM進(jìn)行修改狀態(tài)寄存器ST1中各位對(duì)應(yīng)功能符號(hào)功能INTM中斷模式位：狀態(tài)寄存器ST1中各位對(duì)應(yīng)功能符號(hào)功能PM乘積移位方式：若PM=00，乘法器的32位乘積結(jié)果不移位，直接裝入CALU；若PM=01，PREG輸出左移一位后載入CALU，最低位LSB以0填充；若PM=10，PREG輸出左移4位后載入CALU，最低位段LSB以0填充；若PM=11，PREG輸出進(jìn)行符號(hào)擴(kuò)展右移6位。注意，PREG中的內(nèi)容是一直保持不變的。當(dāng)把PREG中的內(nèi)容傳送到CALU單元中時(shí)，發(fā)生移位操作。PM可由SPM指令和“LST#1”指令加載。復(fù)位時(shí)，PM位清0SXM符號(hào)擴(kuò)展方式位：當(dāng)SXM=1時(shí)，數(shù)據(jù)通過定標(biāo)移位器傳送到累加器時(shí)，將產(chǎn)生符號(hào)擴(kuò)展；當(dāng)SXM=0時(shí)，將抑制符號(hào)擴(kuò)展。SXM位對(duì)某些指令沒有影響。例如，ADDS指令將抑制符號(hào)擴(kuò)展，而不管SXM位的狀態(tài)。SXM可通過“SETCSXM”指令或“CLRCSXM”指令對(duì)其置位或復(fù)位，并且“LST#1”指令將對(duì)SXM位進(jìn)行加載。復(fù)位時(shí)，SXM置1TC測試/控制標(biāo)志位：在下述情況之一，TC位被置1，即由BIT或BITT指令測試的位為1。當(dāng)利用NORM指令測試時(shí)，累加器的兩個(gè)最高有效位“異或”功能為“真”。條件轉(zhuǎn)移、調(diào)用和返回指令可根據(jù)TC位的條件來執(zhí)行。BIT、BITT、CMPR、LST和NORM指令影響TC位XFXF引腳狀態(tài)位：該位決定XF引腳的狀態(tài)?！癝ETCXF”指令可對(duì)位XF進(jìn)行置位，而“CLRCXF”指令可對(duì)其進(jìn)行清0。復(fù)位時(shí)，XF置1狀態(tài)寄存器ST1中各位對(duì)應(yīng)功能符號(hào)功能PM乘積移位方式：若2、4系統(tǒng)配置寄存器

系統(tǒng)配置寄存器有兩個(gè):系統(tǒng)控制與狀態(tài)寄存器(1)系統(tǒng)控制和狀態(tài)寄存器－SCSR1,映射到數(shù)據(jù)存儲(chǔ)器空間7018h。位15：保留位14：CLKSRC，CLKOUT引腳輸出源選擇0－CLKOUT引腳輸出CPU時(shí)鐘;1－CLKOUT引腳輸出WDCLK時(shí)鐘2、4系統(tǒng)配置寄存器系統(tǒng)配置寄存器有兩個(gè):系統(tǒng)控制與狀位13-12:LPM低功耗模式選擇,指明在執(zhí)行IDLE指令后進(jìn)入哪一種低功耗模式。00－進(jìn)入IDLE1(LPM0)模式;01－進(jìn)入IDLE2（LPM1）模式；1x－進(jìn)入HALT（LPM2）模式。位11-9：PLL時(shí)鐘預(yù)定標(biāo)選擇，對(duì)輸入時(shí)鐘選擇倍頻系數(shù)。000－4；001－2；010－1、33；011－1；100－0.8；101－0.66；110－0.57；111－0.5位13-12:LPM低功耗模式選擇,指明在執(zhí)行IDLE指令位8:保留位7：ADCCLKEN,ADC模塊時(shí)鐘使能控制位位6：SCICLKEN,SCI模塊時(shí)鐘使能控制位位5：SPICLKEN,SPI模塊時(shí)鐘使能控制位位4：CANCLKEN,CAN模塊時(shí)鐘使能控制位位3：EVBCLKEN,EVB模塊時(shí)鐘使能控制位位2：EVACLKEN,EVA模塊時(shí)鐘使能控制位0：禁止模塊時(shí)鐘(節(jié)能);1：使能模塊時(shí)鐘，且運(yùn)行位1：保留位0：ILLADR,無效地址檢測位當(dāng)檢測到一個(gè)無效地址時(shí)，該位被置1，該位需軟件清除，寫0即可。初始化時(shí)該位寫0。注意:任何無效的地址會(huì)導(dǎo)致NMI事件發(fā)生。位8:保留(2)系統(tǒng)控制與狀態(tài)寄存器2－SCSR2映射到數(shù)據(jù)存儲(chǔ)器空間7019h。位15-7:保留位位6：I/PQUAL,時(shí)鐘輸入限定，它限定輸入到DSP的CAP1-6，XINT1-2,ADCSOC以及PDPINTA*/PDPINTB*引腳上的信號(hào)被正確鎖存時(shí)，需要的最小脈沖寬度。脈沖寬度只有達(dá)到這個(gè)寬度之后，內(nèi)部的輸入狀態(tài)才會(huì)改變。0－鎖存脈沖至少需要5個(gè)時(shí)鐘周期;1－鎖存脈沖至少需要11個(gè)時(shí)鐘周期。假如這些引腳作I/O，則可不能使用輸入時(shí)鐘限定電路。(2)系統(tǒng)控制與狀態(tài)寄存器2－SCSR2位5:WD保護(hù)位,該位可用軟件來禁止WD工作。只能清除的位，復(fù)位后默認(rèn)1。寫1對(duì)其清除。0－保護(hù)WD，防止WD被軟件禁止。1－復(fù)位時(shí)的默認(rèn)值位4：XMIFHI-Z?？刂仆獠看鎯?chǔ)器接口信號(hào)(XMIF)0：所有XMIF信號(hào)處于正常驅(qū)動(dòng)模式(即非高阻態(tài))1：所有XMIF信號(hào)處于高阻態(tài)位3：BOOTEN*(使能位)。這位反映了BOOTEN*引腳在復(fù)位時(shí)的狀態(tài)。0：使能引導(dǎo)ROM。地址空間0000h-00FFh被片內(nèi)引導(dǎo)ROM塊占用。禁止用FLASH存儲(chǔ)器。1：禁止引導(dǎo)ROM。TMS320LF2407片內(nèi)FALSH程序存儲(chǔ)器映射地址范圍為0000h一7FFFh。位5:WD保護(hù)位,該位可用軟件來禁止WD工作。只能清除的位，位2:(微處理器／微控制器選擇)。這位反映了器件復(fù)位時(shí)MP/MC*引腳的狀態(tài)。0:器件設(shè)置為微控制器方式,程序地址范圍從0000h一7FFFh被映射到片內(nèi)1:器件設(shè)置為微處理器方式，程序地址范圍從0000h一7FFFh被映射到片外(必須外擴(kuò)外部存儲(chǔ)器)位1-0:SRAM的程序/數(shù)據(jù)空間選擇00地址空間不被映射，該空間被分配到外部存儲(chǔ)器0lSARAM被映射到片內(nèi)程序空間10SARAM被映射到片內(nèi)數(shù)據(jù)空間11SARAM被映射到片內(nèi)程序空間，又被映射到片內(nèi)數(shù)據(jù)空間位2:(微處理器／微控制器選擇)。這位反映了器件復(fù)位時(shí)MP/2、5存儲(chǔ)器與I/O空間存儲(chǔ)器概述程序存儲(chǔ)器數(shù)據(jù)存儲(chǔ)器I/O空間2、5存儲(chǔ)器與I/O空間存儲(chǔ)器概述1、存儲(chǔ)器概述

可訪問的四種獨(dú)立的選擇空間是(共192K字):●64K字程序存儲(chǔ)器空間,包羅要執(zhí)行的指令及程序執(zhí)行時(shí)使用的數(shù)據(jù)。●64K字局部數(shù)據(jù)存儲(chǔ)器空間，保存指令使用的數(shù)據(jù)。●64K字的I／O空間、用于外設(shè)接口，包括一些片內(nèi)外設(shè)的寄存器。1、存儲(chǔ)器概述

LF240x系列DSP片內(nèi)存儲(chǔ)器類型

為了加快數(shù)據(jù)的處理,LF240x系列DSP控制器中包羅了下列大小、存取速度與類型各不相同的的片內(nèi)存儲(chǔ)器:雙口RAM(DARAM)，每個(gè)機(jī)器周期可被訪問兩次的存儲(chǔ)器。單口RAM(SARAM)，每個(gè)機(jī)器周期僅能訪問一次的存儲(chǔ)器。閃速存儲(chǔ)器F1ash或工廠掩膜ROM。

為了滿足設(shè)計(jì)者對(duì)存儲(chǔ)空間的更多需求，該系列的一些芯片還提供了外部存儲(chǔ)器接口(EMIF)，用來實(shí)現(xiàn)對(duì)外部存儲(chǔ)器的訪問。

LF240x系列DSP片內(nèi)存儲(chǔ)器類型

為了加快數(shù)據(jù)的處理2、

程序存儲(chǔ)器

2、程序存儲(chǔ)器TMS320LF240XDSP內(nèi)部資源介紹-課件3、

數(shù)據(jù)存儲(chǔ)器3、數(shù)據(jù)存儲(chǔ)器TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件4、I/O空間4、I/O空間TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件TMS320LF240XDSP內(nèi)部資源介紹-課件2、6中斷系統(tǒng)中斷簡介中斷的執(zhí)行過程中斷向量與中斷向量表CPU中斷控制寄存器外設(shè)中斷寄存器中斷響應(yīng)的延時(shí)可屏蔽中斷2、6中斷系統(tǒng)中斷簡介中斷簡介兩個(gè)問題:什么是中斷;中斷分類中斷的概念中斷就是CPU對(duì)系統(tǒng)發(fā)生的某事件作出的一種反應(yīng),CPU暫停正在執(zhí)行的程序，保留現(xiàn)場后自動(dòng)轉(zhuǎn)去執(zhí)行相應(yīng)事件的處理程序，處理完成后返回?cái)帱c(diǎn)，接著執(zhí)行被打斷的程序。中斷簡介兩個(gè)問題:什么是中斷;中斷分類中斷分類1)軟件中斷:是由指令(軟件）INTR、NMI與TRAP引起的中斷(屬于非屏蔽中斷)。2）硬件中斷：是由硬件引起的中斷

外部硬件中斷：受外部中斷引腳信號(hào)觸發(fā);

內(nèi)部硬件中斷：片內(nèi)外設(shè)信號(hào)觸發(fā),如：DSP(如A/D變換)。中斷分類從CPU處理中斷的角度看

可屏蔽中斷LF240x系列DSP可屏蔽中斷都是硬件中斷

INT1~INT6,INT1優(yōu)先級(jí)最高

不可屏蔽中斷。

總是響應(yīng)

LF240x的非屏蔽中斷包括所有的軟件中斷與兩種重要的硬件中斷(復(fù)位中斷和不可屏蔽中斷NMI)

從CPU處理中斷的角度看可屏蔽中斷2、

中斷執(zhí)行過程中斷擴(kuò)展模塊

CPU提供了6個(gè)可屏蔽中斷:INT1~INT6,INT1優(yōu)先級(jí)不最高，依次INT6最低。

LF240x系列DSP采納兩級(jí)中斷處理方法，通過集中化的中斷擴(kuò)展(PIE)設(shè)計(jì)使得LF240x器件能夠管理46個(gè)可屏蔽中斷請(qǐng)求，并歸于INT1~INT6這6個(gè)中斷級(jí)，這46個(gè)中斷作為底層中斷，INT1~INT6作為頂層中斷。2、中斷執(zhí)行過程中斷擴(kuò)展模塊可屏蔽中斷處理過程

在外設(shè)配置寄存器中,對(duì)每一個(gè)外設(shè)中斷請(qǐng)求都有一個(gè)對(duì)應(yīng)的中斷使能位與中斷標(biāo)志位。當(dāng)一個(gè)引起中斷的外設(shè)事件發(fā)生且相應(yīng)的中斷使能位置1時(shí)，則會(huì)產(chǎn)生一個(gè)從外設(shè)到中斷控制器的中斷請(qǐng)求，同時(shí)中斷優(yōu)先級(jí)