第3章習(xí)題參考答案1、設(shè)有一個(gè)具有20位地址和32位字長(zhǎng)的存儲(chǔ)器，問(wèn)(1)該存儲(chǔ)器能存儲(chǔ)多少字節(jié)的信息？⑵如果存儲(chǔ)器由512KX8位SRAM芯片組成，需要多少片?(3)需要多少位地址作芯片選擇？葡：(1)該存儲(chǔ)器能存儲(chǔ)：220324M字節(jié)8-202 32-202 32512K8220322198(3)用512K8位的芯片構(gòu)成字長(zhǎng)為32位的存儲(chǔ)器，則需要每4片為一組進(jìn)行字長(zhǎng)的位數(shù)擴(kuò)展，然后再由2組進(jìn)行存儲(chǔ)器容量的擴(kuò)展。所以只需一位最高位地址進(jìn)行芯片選擇。2、已知某64位機(jī)主存采用半導(dǎo)體存儲(chǔ)器，其地址碼為26位，若使用4MX8位的DRAM芯片組成該機(jī)所允許的最大主存空間，并選用存條結(jié)構(gòu)形式，問(wèn)；(1)若每個(gè)存條為16Mx64位，共需幾個(gè)存條？(2)每個(gè)存條共有多少DRAM芯片？(3)主存共需多少DRAM芯片？CPU如何選擇各存條？解：，64條存條共需工一644條存條16M64(2)每個(gè)存條共有16M6432個(gè)芯片4M826(3)主存共需多少2~~6464M64128個(gè)RAM芯片，共有4個(gè)存條，故CPU4M84M8選擇存條用最高兩位地址A24和A25通過(guò)2:4譯碼器實(shí)現(xiàn)；其余的24根地址線(xiàn)用于存條部單元的選擇。3、用16Kx8位的DRAM?片構(gòu)成64Kx32位存儲(chǔ)器，要求：(1)畫(huà)出該存儲(chǔ)器的組成邏輯框圖。(2)設(shè)存儲(chǔ)器讀/寫(xiě)周期為0.5叱S,CPU在1叱S至少要訪(fǎng)問(wèn)一次。試問(wèn)采用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間問(wèn)隔是多少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？解：(1)用16Kx8位的DRAMS片構(gòu)成64Kx32位存儲(chǔ)器，需要用64K32441616K8個(gè)芯片，其中每4片為一組構(gòu)成16Kx32位一一進(jìn)行字長(zhǎng)位數(shù)擴(kuò)展(一組的4個(gè)芯片只有數(shù)據(jù)信號(hào)線(xiàn)不互連——分別接D0D7、D8D15、D16D23和D24D31,其余同名

引腳互連)，需要低14位地址(A0Ai3)作為模塊各個(gè)芯片的部單元地址一一分成行、列地址兩次由AoA6引腳輸入；然后再由4組進(jìn)行存儲(chǔ)器容量擴(kuò)展，用高兩位地址Ai4、A15通過(guò)2:4譯碼器實(shí)現(xiàn)4組中選擇一組。畫(huà)出邏輯框圖如下。AoA13AoADo7AoA6RASCPU⑴⑸(2)(6)D1623⑶⑺(4)(8)WEWEWERASDoD31RASiA14A152-4譯碼D07D815D2431RASoAoA6AoAAoA13AoADo7AoA6RASCPU⑴⑸(2)(6)D1623⑶⑺(4)(8)WEWEWERASDoD31RASiA14A152-4譯碼D07D815D2431RASoAoA6AoA6Do7D815D1623D2431(9)(13)D815D815(1o)(14)D1623D1623(11)(15)D2431D2431(12)(16)WEWERASRASRAS2RAS3⑵設(shè)刷新周期為2ms,并設(shè)16K8位的DRAM結(jié)構(gòu)是1281288存儲(chǔ)陣列，則對(duì)所有單元全部刷新一遍需要128次(每次刷新一行，共128行)《若采用集中式刷新，則每2ms中的最后1280.5s=64s為集中刷新時(shí)間，不能進(jìn)行正常讀寫(xiě)，即存在64s的死時(shí)間《若采用分散式刷新，則每1s只能訪(fǎng)問(wèn)一次主存，而題目要求CPU在1^S至少要訪(fǎng)問(wèn)一次，也就是說(shuō)訪(fǎng)問(wèn)主存的時(shí)間間隔越短越好，故此方法也不是最適合的$比較適合采用異步式刷新：采用異步刷新方式，則兩次刷新操作的最大時(shí)間間隔為 空s15.625s,可取12815.5s;對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間為：15.5s128=1.984ms；采用這種方式，每15.5s中有0.5s用于刷新，其余的時(shí)間用于訪(fǎng)存(大部分時(shí)間中1s可以訪(fǎng)問(wèn)兩次存)。4、有一個(gè)1024Kx32位的存儲(chǔ)器，由128Kx8位的DRAMK片構(gòu)成。問(wèn)：(1)總共需要多少DRAM?片？(2)設(shè)計(jì)此存儲(chǔ)體組成框圖。(3)采用異步刷新方式，如單元刷新間隔不超過(guò)8ms,則刷新信號(hào)周期是多少？解：需要1024K328432片，每4片為一組，共需8組128K8(2)設(shè)計(jì)此存儲(chǔ)體組成框圖如下所示。

A0A16CPUWEDoD31CPUAoAbDo7Do7Do7Do7RAS⑴⑸⑼(13)⑵(6)(1o)(14)⑶⑺(11)(15)D2431D2431D2431D2431⑷(8)(12)(16)WEWERASo(21)(25)(29)D815D815D815D815(22)(26)(3。)(23)(27)(31)D24D24(24)(28)(32)八S4 WERAS4RAS7RAS5Do7RAS2WE1 WEAA0A16CPUWEDoD31CPUAoAbDo7Do7Do7Do7RAS⑴⑸⑼(13)⑵(6)(1o)(14)⑶⑺(11)(15)D2431D2431D2431D2431⑷(8)(12)(16)WEWERASo(21)(25)(29)D815D815D815D815(22)(26)(3。)(23)(27)(31)D24D24(24)(28)(32)八S4 WERAS4RAS7RAS5Do7RAS2WE1 WEAoA16RAS6TDo7Do7D2431Do7D2431D815D815D1623D1623D815D1623D1623D1623D815D16231623D1623RAS1WE1 RAS3A17Al8A19—(17)(18)41(19)g(2o)D3-8譯碼D RASoR RAS11^^SRAS2白 RAS3R RAS4R RAS5R RAS60 RAS7（3）設(shè)該128K8位的DRAM芯片的存儲(chǔ)陣列為5122568結(jié)構(gòu)，則如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為AoA8,那么該行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新，要求單元刷新間隔不超過(guò)8ms,即要在8ms進(jìn)行512次刷新操作。采用異步刷新方式時(shí)需要每隔 駟15.625s進(jìn)行一次，可取刷新信號(hào)周期為51215.5so5、要求用256Kxl曲SRAMK片設(shè)計(jì)1024Kx32的存儲(chǔ)器。SRAME片有兩個(gè)控制端：當(dāng)CSt效時(shí)，該片選中。當(dāng)W/R=1時(shí)執(zhí)行讀操作，當(dāng)W/R=o時(shí)執(zhí)行寫(xiě)操作。解:1024K321024K32256K16428片，共需8片，分為4組，每組2片即所設(shè)計(jì)的存儲(chǔ)器單元數(shù)為1M,字長(zhǎng)為32,故地址長(zhǎng)度為2o位（A19~Ao）,所用芯片存儲(chǔ)單元數(shù)為256K,字長(zhǎng)為16位，故占用的地址長(zhǎng)度為18位（A17?Ao）。由此可用字長(zhǎng)位數(shù)擴(kuò)展與字單元數(shù)擴(kuò)展相結(jié)合的方法組成組成整個(gè)存儲(chǔ)器字長(zhǎng)位數(shù)擴(kuò)展：同一組中2個(gè)芯片的數(shù)據(jù)線(xiàn)，一個(gè)與數(shù)據(jù)總線(xiàn)的D15?Do相連,一個(gè)與D31?D16相連；其余信號(hào)線(xiàn)公用（地址線(xiàn)、片選信號(hào)、讀寫(xiě)信號(hào)同名引腳互

連)字單元數(shù)擴(kuò)展：4組RAM芯片，使用一片2:4譯碼器，各組除片選信號(hào)外，其余信號(hào)線(xiàn)公用。具存儲(chǔ)器結(jié)構(gòu)如圖所示D16D31CPUW/RAoA17CS256K16AoA17W/RW/R256K16D0DDoDD16D31CPUW/RAoA17CS256K16AoA17W/RW/R256K16D0DDoD15T|jD1631cs256KAl8Al9譯碼2-4Yi丫36、用32Kx8位的E2PROM芯片組成128Kx16位的只讀存儲(chǔ)器，試問(wèn):(1)數(shù)據(jù)寄存器多少位？(2)地址寄存器多少位？(3)共需多少個(gè)E2PROMK片？(4)畫(huà)出此存儲(chǔ)器組成框圖。解：(1)系統(tǒng)16位數(shù)據(jù)，所以數(shù)據(jù)寄存器16位(2)系統(tǒng)地址128K=217,所以地址寄存器17位(3)共需128K16428片，分為4組，每組2片32K8(4)組成框圖如下

7.某機(jī)器中，已知配有一個(gè)地址空間為0000H3FFFH白R(shí)OME域?，F(xiàn)在再用一個(gè)RAMS片（8KX8）形成40Kxl6位的RAM區(qū)域，起始地為6000H。假設(shè)RAMS片有CS和WE信號(hào)控制端。CPU勺地址總線(xiàn)為A15A0,數(shù)據(jù)總線(xiàn)為D15D0,控制信號(hào)為R/W（讀/寫(xiě)），MREQ（訪(fǎng)存），要求:⑴⑵解:⑴畫(huà)出地址譯碼方案。⑴⑵解:⑴將ROMWRAMW]CPU1接。由于RAM芯片的容量是8Kx8,要構(gòu)成40Kx16的RAM區(qū)域，共需要40K165210片，分為5組，每組2片；8K=213,故低位地址為13位：A12?A08K8每組的2片位并聯(lián)，進(jìn)行字長(zhǎng)的位擴(kuò)展有5組RAMS片，故用于組問(wèn)選擇的譯碼器使用3:8譯碼器，用高3位地址A15?A13作譯碼器的選擇輸入信號(hào)地址分配情況：各芯片組各組地址區(qū)間Ai5A14A13138的肩效輸出YiROM0000H3FFFH000Y0001Yi

010Y2RAM16000H7FFFH011Y3RAM28000H9FFFH100Y4RAM3A000HBFFFH101Y5RAM4C000HDFFFH110Y6RAM5E000HFFFFH111Y注：RAM1RAM略由2片8K8芯片組成，進(jìn)行字長(zhǎng)位擴(kuò)展各芯片組部的單元地址是A12~Ao由全0到全1(2)ROM、RAM與CPU的連接如圖:Do78K8CSROM8K8CS8K8CSDo78K8CSCPUR/WAoADo78K8CSROM8K8CS8K8CSDo78K8CSCPUR/WAoA1216K8OE8K8CSAoA122D815D815MREQA15A14A138、設(shè)存儲(chǔ)器容量為64M,字長(zhǎng)為64位，模塊數(shù)m=8,分別用順序和交叉方式進(jìn)行組織。存儲(chǔ)周期T=100ns,數(shù)據(jù)總線(xiàn)寬度為64位，總線(xiàn)傳送周期，=50nso求：順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少？解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=8個(gè)字的信息總量都是：

q=64位X8=512位順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出8個(gè)字所需的時(shí)間分別是:ti=mT=8x100ns=8X10-7st2=T+(m-1)r=100ns+7x50ns=450ns=4.5X10-7s順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：W1=q/t1=512/(8X10-7)=64X107[位/s]W2=q/t2=512/(4.5X10-7)=113.8X107[位/s]9、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知cache存儲(chǔ)周期為40ns,主存存儲(chǔ)周期為240ns,求cache/主存系統(tǒng)的效率和平均訪(fǎng)問(wèn)時(shí)間。解：cache的命中率：Nc2420h c- 96.8%NcNm242080c主存慢于Cache的倍率:TOC\o"1-5"\h\ztm240r 6tc 40cCache/主存系統(tǒng)的效率:\o"CurrentDocument"1 ?e re r(1r)h650.968平均訪(fǎng)問(wèn)時(shí)間:46.4ns+ tc 4046.4nstae0.86210、已知cache存儲(chǔ)周期40ns,主存存儲(chǔ)周期200ns,cache/主存系統(tǒng)平均訪(fǎng)問(wèn)時(shí)間為50ns,求cache的命中率是多少？解：已知cache/主存系統(tǒng)平■均訪(fǎng)問(wèn)時(shí)間ta=50ns由于tahtc(1h)tm所以有htm12005093.75%tmtc2004011、某計(jì)算機(jī)采用四體交叉存儲(chǔ)器，今執(zhí)行一段小循環(huán)程序，此程序放在存儲(chǔ)器的連續(xù)地址單元中，假設(shè)每條指令的執(zhí)行時(shí)間相等，而且不需要到存儲(chǔ)器存取數(shù)據(jù)，請(qǐng)問(wèn)在下面兩種情況中(執(zhí)行的指令數(shù)相等)，程序運(yùn)行的時(shí)間是否相等。(1)循環(huán)程序由6條指令組成，重復(fù)執(zhí)行80次。(2)循環(huán)程序由8條指令組成，重復(fù)執(zhí)行60次。解：設(shè)取指周期為T(mén),總線(xiàn)傳送周期為每條指令的執(zhí)行時(shí)間相等，并設(shè)為t0,存儲(chǔ)器采用四體交叉存儲(chǔ)器，且程序存放在連續(xù)的存儲(chǔ)單元中，故取指令操作采用流水線(xiàn)存取方式，兩種情況程序運(yùn)行的總的時(shí)間分別為：⑴t=(T+5r+6to)*80=80T+400r+480to⑵t=(T+7r+8t0)*60=60T+420r+480t0所以不相等12、一個(gè)由主存和Cache組成的二級(jí)存儲(chǔ)系統(tǒng)，參數(shù)定義如下：Ta為系統(tǒng)平均存取時(shí)間，Ti為Cache的存取時(shí)間，T2為主存的存取時(shí)間，H為Cache命中率，請(qǐng)寫(xiě)出Ta與Ti、T2、H參數(shù)之間的函數(shù)關(guān)系式。解：TaHTi(1H)T213、一個(gè)組相聯(lián)cache由64個(gè)行組成，每組4行。主存儲(chǔ)器包含4K個(gè)塊，每塊128個(gè)字。請(qǐng)表示存地址的格式。主存4K個(gè)塊，每塊128個(gè)字，共有4K128=219個(gè)字，故主存的地址共19位；共4K個(gè)塊，故塊地址為12位；每塊128個(gè)字，故塊的字地址為7位Cache有64行，每組4行，共16組，故組號(hào)4位，組頁(yè)號(hào)2位組相聯(lián)方式是組間直接映射，組全相聯(lián)映射方式；所以主存的塊地址被分為兩部分：低4位為在cache中的組號(hào)，高8位為標(biāo)記字段，即19位存地址的格式如下：tag組號(hào)字地址8位 4位 7位14、有一個(gè)處理機(jī)，存容量1MB,字長(zhǎng)1B,塊大小16B,cache容量6