2021年廣西師范大學(xué)軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B（有答案）一、選擇題1、某機(jī)器字長(zhǎng)32位，存儲(chǔ)容量64MB，若按字編址，它的尋址范圍是（）。A.8M B.16MB C.16M D.8MB2、某C語言程序段如下：for（i=0；i<9；i++）{temp=1；for（j=0；j<=i；j++）temp+=a[J]；sum+=temp；}下列關(guān)于數(shù)組a的訪問局部性的描述中，正確的是（）。A.時(shí)間局部性和空間局部性皆有B.無時(shí)間局部性，有空間局部性C.有時(shí)間局部性，無空間局部性D.時(shí)間局部性和空間局部性皆無332位，按字節(jié)編址，采用小端Endian）方式存放數(shù)據(jù)。假定double1122334455667788H00008040H開00008046H中存放的是（）。A.22H B.33H C.66H D.77H4、下列關(guān)于各種移位的說法中正確的是（）。I.假設(shè)機(jī)器數(shù)采用反碼表示，當(dāng)機(jī)器數(shù)為負(fù)時(shí)，左移時(shí)最高數(shù)位丟0，結(jié)果出錯(cuò)；右移時(shí)最低數(shù)位丟0，影響精度Ⅱ在算術(shù)移位的情況下，補(bǔ)碼左移的前提條件是其原最高有效位與原符號(hào)位要相同Ⅲ.在算術(shù)移位的情況下，雙符號(hào)位的移位操作中只有低符號(hào)位需要參加移位操作（）A.Ⅲ、Ⅱ 只有Ⅱ 只有Ⅲ 全5、某字長(zhǎng)為8位的計(jì)算機(jī)中，已知整型變量xy的機(jī)器數(shù)分別為[x]

補(bǔ)

=l0110000。若整型變量z=2x+y/2，則z的機(jī)器數(shù)為（）。補(bǔ)A.11000000 B.00100100 C.10101010 溢出6、總線按連接部件不同可分為（）。A.片內(nèi)總線、系統(tǒng)總線、通信總線B.數(shù)據(jù)總線、地址總線、控制總線C.主存總線I/O總線、DMA總線D.ISA總線、VESA總線、PCI總線7、下列關(guān)于總線說法中，正確的是（）使用總線結(jié)構(gòu)減少了信息傳輸量III.使用總結(jié)結(jié)構(gòu)可以提高信息的傳輸速度IV.使用總線結(jié)構(gòu)可以減少信息傳輸線的條數(shù)A.I，II，III B.II，III，IV C.III，IV D.只有8、下列描述中，正確的是（）。A.控制器能理解、解釋并執(zhí)行所有指令以及存儲(chǔ)結(jié)果B.所有數(shù)據(jù)運(yùn)算都在CPU的控制器中完成C.ALU可存放運(yùn)算結(jié)果D.輸入、輸出裝置以及外界的輔助存儲(chǔ)器稱為外部設(shè)備9、下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是（）。CPUⅡ.對(duì)程序進(jìn)行編譯優(yōu)化A.儀IⅡ B.僅I、Ⅲ 僅Ⅱ、I D.I、Ⅱ、Ⅲ10、某計(jì)算機(jī)主存地址空間大小為256MB，按字節(jié)編址。虛擬地址空間大小為4GB，采用頁式存儲(chǔ)管理，頁面大小為4KB，TLB（快表）采用全相聯(lián)映射，有4個(gè)頁表項(xiàng)，內(nèi)容見下圖對(duì)虛擬地址03FFF180H進(jìn)行虛實(shí)地址變換的結(jié)果是（）。A.0153180H B.0035180H C.TLB缺失 D.缺頁11、組合邏輯控制器和微程序控制器的主要區(qū)別在于（）。A.ALU結(jié)構(gòu)不同B.數(shù)據(jù)通路不同C.CPU寄存器組織不同D.微操作信號(hào)發(fā)生器的構(gòu)成方法不同。12、一般來說，變址尋址經(jīng)常和其他尋址方式混合在起使用，設(shè)變址寄存器為X，形式地址為D，某機(jī)具有先間址尋址再變址尋址的方式，則這種尋址方式的有效地址為（）。A.EA=D+（IX）B.EA=（D）+（IX）C.EA=（D+（IX））D.EA=D+IX13R1000H2000H1000H中2000H2000H3000H3000H4000H，則變址尋址方式下訪問到的操作數(shù)是（）。A.1000H B.2000H C.3000HD.4000H14、在獨(dú)立編址的方式下，存儲(chǔ)單元和I/O設(shè)備是靠（）來區(qū)分的。A.不同的地址碼B.不同的地址線C.不同的指令D.15、計(jì)算機(jī)的外部設(shè)備指（）A.輸入/輸出設(shè)備B.外存儲(chǔ)器C.輸入/輸出設(shè)備和外存儲(chǔ)器D.以上均不正確二、填空題16、CPU能直接訪和 ，但不能直接訪問磁盤和光盤。17、RISC的中文含義，CISC的中文含義 18、漢字、 、 是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不用途的編碼。19、流水CPU中的主要問題相關(guān)， 相關(guān)和 相關(guān)；為此需采用相應(yīng)的技術(shù)對(duì)策，才能保證流水暢通而不斷流。20、2000年，超級(jí)計(jì)算機(jī)最高浮點(diǎn)運(yùn)算速度達(dá)到每次，我國號(hào)計(jì)算的運(yùn)算速度達(dá)到3840億次，使我國成之后第三個(gè)擁有高速計(jì)算機(jī)的國家。21、指令字長(zhǎng)度、 、 三種形式。22、尋址方式按操作數(shù)的物理位置不同，多使型和 型，前者比后者執(zhí)速度快。23、流水CPU中的主要問題相關(guān)、 相關(guān)和 相關(guān)，為此需要用相應(yīng)的技術(shù)對(duì)策，才能保證流水暢通而不斷流。24、存儲(chǔ) 并按 順序執(zhí)行，這是馮諾依曼型計(jì)算機(jī)的工作原理。25、堆棧是一種特殊的數(shù)據(jù)尋址方式，它采原理。按結(jié)構(gòu)不同，分 堆棧和 堆棧。三、名詞解釋題26、透明：27、調(diào)頻制FM：28、段式管理：29、四邊沿協(xié)議（全互鎖）：四、簡(jiǎn)答題30、什么是并行處理？、中斷隱指令及其功能？、何謂分布式仲裁方式？33、什么是中斷隱指令，有哪些功能？五、計(jì)算題34、假設(shè)磁盤存儲(chǔ)器轉(zhuǎn)速為3000r/min，分8個(gè)扇區(qū)，每扇區(qū)存儲(chǔ)1KB，主存與磁盤存儲(chǔ)器數(shù)據(jù)傳送的寬度為16位（即每次傳送16位）。假設(shè)一條指令最長(zhǎng)執(zhí)行時(shí)間為25s。試問：是否可采用一條指令執(zhí)行結(jié)束時(shí)響應(yīng)DMA請(qǐng)求的方案，為什么？若不行，應(yīng)采用什么方案？35、假設(shè)機(jī)器字長(zhǎng)為16位，其中階碼6位（包含兩位階符），尾數(shù)10位（包含兩位數(shù)符）。已知十進(jìn)制數(shù)x=125，y=-18.125，試計(jì)算[x-y]。（其結(jié)果用二進(jìn)補(bǔ)制真值表示，舍入時(shí)采用0舍l入法）。36、已知兩個(gè)實(shí)數(shù)x=-68，y=-8.25，它們?cè)贑語言中定義為float型變量，分別存放在寄存器A和B中。另外，還有兩個(gè)寄存器C和D。A、B、C、D都是32位寄存器。請(qǐng)問（要求用十六進(jìn)制表示二進(jìn)制序列）：寄存器A和B中的內(nèi)容分別是什么？x和yC中，寄存器C中的內(nèi)容是什么？x和yD中，寄存器DfloatIEEE754單精度格式。六、綜合題37、下圖為由8片2114芯片構(gòu)成的4K×8位的存儲(chǔ)器，與8位的一個(gè)微處理器相連，2114芯片為lK×4位的靜態(tài)RAM芯片。試問：1）每一組芯片組的地址范圍和地址線數(shù)目。2）4KB的RAM尋址范圍是多少？3）存儲(chǔ)器有沒有地址重疊？38、某16位計(jì)算機(jī)中，帶符號(hào)整數(shù)用補(bǔ)碼表示，數(shù)據(jù)Cache和指令Cache分離。表5-6給出了指令系統(tǒng)中部分指令格式，其中Rs和Rd表示寄存器，mem表示存儲(chǔ)單元地址，（x）表示寄存器x或存儲(chǔ)單元x的內(nèi)容。該計(jì)算機(jī)采用5段流水方式執(zhí)行指令，各流水段分別是取指IF、譯碼/讀寄存器ID、執(zhí)行/計(jì)算有效地址EX、訪問存儲(chǔ)器M、結(jié)果寫回寄存器WB，流水線采用“按序發(fā)射，按序完成”方式，沒有采用轉(zhuǎn)發(fā)技術(shù)處理數(shù)據(jù)相關(guān)，并且同一寄存器的讀和寫操作不能在同一個(gè)時(shí)鐘周期內(nèi)進(jìn)行。請(qǐng)回答下列問題。若int型變量x-513RI中，則執(zhí)行指令"SHRRI”后，R1的內(nèi)容是多少？要求用十六進(jìn)制表示。若某個(gè)時(shí)間段中，有連續(xù)的4條指令進(jìn)入流水線，在其執(zhí)行過程中沒有發(fā)生任何指令段阻塞，則執(zhí)行這4條指令所需的時(shí)鐘周期數(shù)為多少？3）x=a+b.x、abint型變量，它們的存儲(chǔ)單元地址分別為[x]、[a]和[b]。該語句對(duì)應(yīng)的指令序列如下，其在指令流水線中的執(zhí)行過程見表這4條指令執(zhí)行過程中，13的ID段和14的IF段被阻塞的原因各是什么？4）若高級(jí)語言程序中某賦值語句為x=2*x+a，x和a均為unsignedint型變量，它們的存儲(chǔ)單元地址分別表示為[xJ、[a]。執(zhí)行這條語句至少需要多少個(gè)時(shí)鐘周期？要求模仿表畫出這條語句對(duì)應(yīng)的指令序列及其在流水線中的執(zhí)行過程示意圖。39、某16位機(jī)器所使用的指令格式和尋址方式如圖所示，該機(jī)器有兩個(gè)20位基址寄存器，4個(gè)16位變址寄存器，16個(gè)16位通用寄存器。指令匯編格式中的S（源）、D（目標(biāo)）都是通用寄存器，M是主存的一個(gè)單元，3種指令的操作碼分別是MOV（OP）=（A）H、STA（OP）=（1B）H、LDA（OP）=（3C）H。其中，MOV是傳送指令，STA為寫數(shù)指令，LDA為讀數(shù)指令。試分析3種指令的指令格式和尋址方式特點(diǎn)。處理器完成哪一種操作所花時(shí)間最短？完成哪一種操作所花時(shí)間最長(zhǎng)？第2指令的執(zhí)行時(shí)間有時(shí)會(huì)等于第3種指令的執(zhí)行時(shí)間嗎？下列情況中，每個(gè)十六進(jìn)制指令字分別代表什么操作？簡(jiǎn)述此指令的作用。①（FOFl）H/（3CD2）H：②（2856）H參考答案一、選擇題、C、A、A、D、A、A、D、D9、D?！?0、A11、D12、D1XIX的話那就變成了寄存器間接尋址了、D、C、C二、填空題16、cache 主存17、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)復(fù)雜指令系統(tǒng)計(jì)算機(jī)18、輸入編碼（或輸入碼）內(nèi)碼（或機(jī)內(nèi)碼）字模碼19、資源數(shù)據(jù)控制20、1萬億神威美國、日本21、單字長(zhǎng)半字長(zhǎng)雙字長(zhǎng)22、RRRS23、資源數(shù)據(jù)控制24、程序地址25、先進(jìn)后出寄存器存儲(chǔ)器三、名詞解釋題26、透明：在計(jì)算機(jī)中，從某個(gè)角度看不到的特性稱該特性是透明的。27、調(diào)頻制FM：一種磁盤信息記錄方式，寫1電流的變化頻率是寫0電流頻率的2倍。28、段式管理：一種虛擬存儲(chǔ)器的管理方式，把虛擬存儲(chǔ)空間分成段，段的長(zhǎng)度可以任意設(shè)定，并可以放大或縮小。29、四邊沿協(xié)議（全互鎖）：全互鎖的總線通信異步方式，就緒信號(hào)和應(yīng)答信號(hào)的上升邊沿和下降邊沿都是觸發(fā)邊沿。四、簡(jiǎn)答題30二是并發(fā)性，指兩個(gè)或多個(gè)事件在同一時(shí)間間隔內(nèi)發(fā)生。計(jì)算機(jī)的并行處理技術(shù)可貫穿于信息加工的各個(gè)步驟和階段，概括起來，主要有三種形式：（1）時(shí)間并行：指時(shí)間重疊，在并行性概念中引入時(shí)間因素，讓多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度。（2）空間并行：指資源重復(fù)，在并行性概念中引入空間因素，以“數(shù)量取勝”為原則來大幅度提高計(jì)算機(jī)的處理速度?？臻g并行：指時(shí)間重疊和資源重復(fù)的綜合應(yīng)用，既采用時(shí)間并行性又采用空間并行性31、答：中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動(dòng)完成的一條指令，其功能包括保護(hù)程序斷點(diǎn)、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。32、答：分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)的仲裁方式。它不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤銷它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上33、答：CPU響應(yīng)中斷之后，經(jīng)過某些操作，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序。這些操作是由硬件直接實(shí)現(xiàn)的，我們把它稱為中斷隱指令。它不是指令系統(tǒng)中的一條真正的指令，沒有操作碼，所以是一種不允許、也不可能為用戶使用的特殊指令。五、計(jì)算題34、解析：磁盤存儲(chǔ)器轉(zhuǎn)速為3000r/min，即50r/s。每轉(zhuǎn)傳送的數(shù)據(jù)為8×1KB=8KB，所以數(shù)據(jù)傳輸率為8KB×50r/s=400KB/s.16位數(shù)據(jù)的傳輸時(shí)間=16位/（400KB/s）=2B/（400KB/s）=5??s。由于5??s遠(yuǎn)小于25s，因此不能采用一條指令執(zhí)行結(jié)束響應(yīng)DMA的請(qǐng)求方案。應(yīng)采用每個(gè)CPU機(jī)器周期末查詢及響應(yīng)DMA的請(qǐng)求方案。35、64.解析：首先將x和y轉(zhuǎn)換成浮點(diǎn)數(shù)x=125=0.11111010×2011y=-18.125=-0.10010001×20101由于jx=00，0111，因此[jx]補(bǔ)=00，0111，同理[-jy]補(bǔ)=11，1011故[jx]補(bǔ)=00，0111；00.11111010y[-j]=00，0101；11.01101111y補(bǔ)下面可以按照5個(gè)步驟來做：對(duì)階。求階差：[?]=[jx]-[jx]=[jx]+[-jy]

。=000111+111011=000010??補(bǔ) 補(bǔ) 補(bǔ) 補(bǔ) 補(bǔ)所以y的階碼要低2，故應(yīng)該y向x對(duì)齊，y尾數(shù)需要右移兩位，階碼加2，如下：[y]=000111，11.110110112）補(bǔ)尾數(shù)求差。00.11111010+00.00100101（y尾數(shù)的負(fù)數(shù)補(bǔ)碼）01.00011111補(bǔ)即[x-y]=00，0111；01.00011111。補(bǔ)01.×××…x，說明需要右規(guī)一次即可，階碼加1，最后可得[x-y]

=00，1000；00.100011111（加了下畫線的1為右規(guī)丟棄的1）補(bǔ)舍入處理。ft于右規(guī)低位丟1，因此尾數(shù)末位加1，即尾數(shù)變?yōu)?0.10010000。溢出判斷。最后階符為0000.10010000轉(zhuǎn)換為二進(jìn)制真值，即500x-y=0.10010000×2001000=0.10010000×28=10010000

=001000，補(bǔ)36、解析：floatIEEE754單精度格式。x=-68=-（1000100）2=-1.0001×26，符號(hào)位為l，階碼為127+6=128+5=（10000101）2，尾數(shù)為1.0001，所以小數(shù)部分為00010000000000000000000，合起來整個(gè)浮點(diǎn)數(shù)表示為11000010100010000000000000000000，寫成十六進(jìn)制為C2880000H。2y=-8.25=-（1000.01）=-1.00001×23，符號(hào)位為1，階碼為127+3=128+2=（100000102，尾數(shù)為1.00001，所以小數(shù)部分為200001000000000000000000，合起來整個(gè)浮點(diǎn)數(shù)表示為11000001000001000000000000000000，寫成十六進(jìn)制為Cl040000H。兩個(gè)浮點(diǎn)數(shù)相加的步驟如下。①對(duì)階：Ex=10000101，Ey=10000010，則x [E-E]=[Ex]+[-Ey]=10000101+01111110=0000x 補(bǔ) 補(bǔ) 補(bǔ)yEx大于E，所以對(duì)y進(jìn)行對(duì)階。對(duì)階后，y=-0.00100001×26。y②尾數(shù)相加：x的尾數(shù)為-1.000100000000000000000，y的尾數(shù)為-0.00100001000000000000000。用原碼加法運(yùn)算實(shí)現(xiàn)，兩數(shù)符號(hào)相同，做加法，結(jié)果為-1.001100010000000000000000000。即x加y的結(jié)果為-1.00110001×24，所以符號(hào)位為1，尾數(shù)為00110001000000000000000，階碼為127+6=128+5，即10000101，合起來為11000010100110001000000000000000，轉(zhuǎn)換為十六進(jìn)制形式為C2988000H。所以寄存器C中的內(nèi)容是C2988000H。兩個(gè)浮點(diǎn)數(shù)相減的步驟同加法，對(duì)階的結(jié)果也一樣，只是尾數(shù)相減。尾數(shù)相減：x的尾數(shù)為-1.00010000000000000000000，y的尾數(shù)為-0.00100001000000000000000。用原碼減法運(yùn)算實(shí)現(xiàn)，兩數(shù)符號(hào)相同，做減法。符號(hào)位取大數(shù)的符號(hào)，為1：數(shù)值部分為大數(shù)加小數(shù)負(fù)數(shù)的補(bǔ)碼，即1.00010000000000000000000+1.11011111000000000000000=0.11101111000000000000000x減y的結(jié)果為-0.11101111×26=-1.1101111×25，所以符號(hào)位為1，尾數(shù)為11011110000000000000000，階碼為127+5=128+4=（10000100）2，合起來為11000010011011110000000000000000，轉(zhuǎn)換為十六進(jìn)制形式為C26F0000H。所以寄存器D中的內(nèi)容是C26F0000H。六、綜合題37、解析：先由兩片2114芯片構(gòu)成lK×8位的芯片組，再由4個(gè)芯片組構(gòu)成4K×8位的存儲(chǔ)器。從圖3-48可以看出，地址線A13~A10在圖中沒有出現(xiàn)，說明采用部分譯碼方式。10芯片組的容量為1024B，需要10根地址線（A9~A ），故地址范圍為10000H~3FFH。10 13 10 13 根據(jù)圖3-48所示的連線，各芯片組的片選端由地址線Ais、A1s進(jìn)行譯碼。芯片組內(nèi)地址線為A9~A ，A ~A 空閑，即為任意態(tài)。假設(shè)A ~A 為全010 13 10 13 4KBRAM0組為0000H~03FFH，第1組為4000H~43FFH，第2組為8000H~83FFH，第3組為C000H~C3FFH，可見這4KB存儲(chǔ)器的地址空間是不連續(xù)的。演示第2組的計(jì)算過程，其他類似。15 14 13 第2組的片選信號(hào)應(yīng)該是10（A 、A ），接下來A ~A 為全015 14 13 1，即1000001l11111111，十六進(jìn)制為83FFH。由于A13~A10沒有參與譯碼（部分譯碼），因此存儲(chǔ)器存在地址重疊現(xiàn)象。38、解析：1）x的值為-513，可求得[x]原=1000001000000001B，除符號(hào)位外，各位取反加1.可以求得[x]補(bǔ)=1111110111111111B.轉(zhuǎn)換成十六進(jìn)制表示為：FDFFH?？梢缘玫?，指令執(zhí)行前R1中存放的內(nèi)容為：FDFFH。執(zhí)行指令“SHRR1"，表示將寄存器RI的內(nèi)容算術(shù)右移1位，右移1位之后的結(jié)果為：1111111011111111B，將其轉(zhuǎn)換成十六進(jìn)制表示為：FEFFH，所以，執(zhí)行指令“SHRRI”后，R1的內(nèi)容是FEFFH。除了第15個(gè)時(shí)鐘周期輸出結(jié)果外，后面的3條指令都只需要一個(gè)時(shí)鐘周期就可以輸出結(jié)果，所以至少需要5+（4-1）x1=8個(gè)時(shí)鐘周期。各條指令語句的含義如下：I1LOADR1，[a]//將[a]單元中的內(nèi)容取出，送入寄存器R1中I2LOADR2，[b]//將[b]單元中的內(nèi)容取出，送入寄存器R2中I3ADDR1，R2//將R1和R2單元中的內(nèi)容取出，送入寄存器R2中I4STORER2，[x]//將寄存器R2單元中的內(nèi)容取出，送入[x