7/7數(shù)字電路仿真實驗報告

數(shù)字邏輯與CPU仿真實驗報告

姓名：

班級：

學(xué)號：

仿真實驗

（2）分析圖1-2所示代碼轉(zhuǎn)換電路的邏輯功能

①運行Multisim，新建一個電路文件，保存為代碼轉(zhuǎn)換電路。

②從元器件庫中選取所需元器件，放置在電路工作區(qū)。

?從TTL工具欄選取74LS83D放置在電路圖編輯窗口中。

?從Source庫取電源Vcc和數(shù)字地。

?從Indictors庫選取字符顯示器。

?從Basic庫Switch按鈕選取單刀雙擲開關(guān)SPD1，雙擊開關(guān)，開關(guān)的鍵盤控制設(shè)置改為A。后面同理，分別改為B、C、D。

圖1-2代碼轉(zhuǎn)換電路

③將元件連接成圖1-2所示的電路。

④閉合仿真開關(guān)，分別按鍵盤A、B、C、D改變輸入變量狀態(tài)，將顯示器件的結(jié)果填入表1-1中。

⑤說明該電路的邏輯功能。

表1-1代碼轉(zhuǎn)換電路輸入輸出對應(yīng)表

（3）用八選一數(shù)據(jù)選擇器74LS151設(shè)計一個全加、全減邏輯電路。要求：黨控制信號M=0時，電路實現(xiàn)全加器的功能；當(dāng)控制信號M=1時，電路實現(xiàn)全減器的功能。

①運行Multisim，新建一個電路文件，保存為全加減電路文件。

②從元器件庫中選取所需元器件，放置在電路工作區(qū)，并連線。

從TTL工具欄選取所需元器件74LS151D和反相器74LS04，放置在電路工作區(qū)；在儀表工具欄中調(diào)出字信號發(fā)生器XWG1、邏輯分析儀XLA1；將元器件和儀表按圖1-3所示連接。其中，為了使輸出、輸入變量之間對應(yīng)關(guān)系更加清楚，在輸入和輸出端通過Place/Placetext分別設(shè)置了S、Cn+1、M、A等文本標(biāo)識。

圖1-3數(shù)據(jù)選擇器實現(xiàn)的可控全加、全減器電路

③雙擊字信號發(fā)生器XWG1圖標(biāo)，按照圖1-4所示進行面板的設(shè)置。

圖1-4字發(fā)生器XWG1面板設(shè)置

④雙擊邏輯分析儀XLA1圖標(biāo)，觀察并畫出輸入變量與輸出變量之間的對應(yīng)波形。

⑤分析輸出變量與輸入變量之間的對應(yīng)關(guān)系，將結(jié)果填入表1-2中。

表1-2全加減電路測試結(jié)果

3、實驗結(jié)果與分析

（1）采用邏輯分析儀進行四舍五入電路的設(shè)計

在邏輯變換器XLC1面板中設(shè)置好輸入狀態(tài)以后，進行不同的轉(zhuǎn)換。

（I）轉(zhuǎn)換成邏輯函數(shù)表達式，得到輸出變量與輸入變量之間的函數(shù)關(guān)系式：F=A’BC’D+A’BCD’+A’BCD+AB’CD’+AB’C’D，如圖1-5

圖1-5輸出與輸入變量之間的函數(shù)關(guān)系式圖1-6最簡函數(shù)關(guān)系式

（II）轉(zhuǎn)換成最簡函數(shù)表達式，得到：F=BC+BD+A，如圖1-6

（III）轉(zhuǎn)換成與或門組成的門電路，得到圖1-7。

圖1-7與、或門邏輯電路

（IV）轉(zhuǎn)換成與非門組成的門電路，得到圖1-8。

圖1-8與非門邏輯電路

（2）分析圖1-2所示代碼轉(zhuǎn)換電路的邏輯功能

分別改變A、B、C、D四個輸入變量的狀態(tài)可以得到不同的顯示結(jié)果，并均已記錄在表1-1中。從該表中，我們可以看出，該電路的邏輯功能是對余3碼的譯碼（或者也可以說是將余3碼轉(zhuǎn)換成8421BCD碼）。

這與理論上的分析結(jié)果一致。74LS83D是全加器，其中，輸入端B4B3B2B1端已分別置為1101，最低位進位端C0也已置1。當(dāng)改變A、B、C、D鍵以改變A4A3A2A1的狀態(tài)后，輸出端便得到不同的值。經(jīng)計算會發(fā)現(xiàn)該電路的確是將余3碼譯碼后在數(shù)碼管上顯示。

（3）用八選一數(shù)據(jù)選擇器74LS151設(shè)計一個全加、全減邏輯電路。

設(shè)計電路如圖1-3所示。

完成字信號發(fā)生器面板設(shè)置

之后，在邏輯分析儀XLA1中

可以觀察到輸入變量與輸出

變量之間的對應(yīng)波形如圖1-9

所示。其中，從上而下顯示的

波形依次為變量M、C、B、A、

S、Cn+1的波形。

圖1-9全加減邏輯電路各變量波形

另外，該電路的測試結(jié)果已填入表1-2中。根據(jù)該表分析，可以看出該電路

已經(jīng)滿足功能，即當(dāng)M=0時，S=A+B+C,Cn+1為進位位，電路實現(xiàn)的是全加器的

功能；當(dāng)M=1時，S=C-B-A，Cn+1為借位位，電路實現(xiàn)的是全減器的功能。

二、時序邏輯電路的分析與設(shè)計

1、實驗?zāi)康?/p>

（1）掌握常用時序邏輯電路的分析、設(shè)計與測試方法。

（2）熟悉數(shù)字邏輯功能的顯示方法及單刀雙擲開關(guān)的應(yīng)用。

（3）熟悉字信號發(fā)生器、邏輯分析儀的使用方法。

2、實驗內(nèi)容和步驟

（1）四位二進制計數(shù)器電路的分析。

①選取元器件、儀器并按圖2-1連接電路。

②運行仿真，雙擊邏輯分析儀XLA1圖標(biāo)，觀察并畫出其顯示的波形。

③分析邏輯分析儀上顯示的Q0、Q1、Q2和Q3的波形，確定該電路的邏輯功能。

圖2-1四位二進制計數(shù)器電路

（2）集成74LS290計數(shù)器的功能測試

①選取元器件并按圖2-2所示電路連接，置“9”和置“0”端的狀態(tài)由單刀雙擲開關(guān)

控制，輸出端狀態(tài)由放光器件顯示。

圖2-2（1）74LS290的功能測試一（8421）

圖2-2（2）74LS290的功能測試二（5421）

②分別改變置“9”和置“0”端的狀態(tài)，實現(xiàn)置“0”（0000）和置“9”（1001）的功能，將測試結(jié)果填入表2-1中。

③改變電路的連接形式，用74LS290實現(xiàn)二進制、五進制、十進制8421BCD碼的計數(shù)器，記錄測試結(jié)果。

表2-1

（3）用兩片74LS160設(shè)計實現(xiàn)24進制計數(shù)器，用數(shù)碼管顯示并驗證計數(shù)狀態(tài)。

3、實驗結(jié)果與分析

（1）四位二進制計數(shù)器電路的分析

（I）連接好電路并開始仿真后，在邏輯分析儀

XLA1上可以得到仿真結(jié)果如圖2-3所示，其中

從上到下依次為CP脈沖、Q0、Q1、Q2、Q3

（4個JK觸發(fā)器的輸出）的波形。

（II）分析該所有波形，可以確定該電路的邏

輯功能實際上是一個異步十進制計數(shù)器。

Q3Q2Q1Q0從初始狀態(tài)0000開始，到1001后圖2-3四位二進制計數(shù)器電路波形返回初始狀態(tài)，如此循環(huán)下去。

（2）集成74LS290計數(shù)器的功能測試

電路中，輸出端如果輸出高電平，則相應(yīng)發(fā)光器件會有亮光的指示，否則輸出的是低電平。經(jīng)過功能測試后，測試結(jié)果已填入表2-1中。經(jīng)分析，該電路有以下特點與功能：

（I）異步清零。當(dāng)R01、R02全為高電平，R91、R92中至少一個為低電平時，不需要時鐘脈沖配合，即可使所有觸發(fā)器清零。

（II）異步置9。當(dāng)R91、R92全為高電平，R01、R02中至少一個為低電平時，不需要時鐘脈沖配合，即可將Q3~Q0置成1001。

（III）計數(shù)。當(dāng)R01、R02及R91、R92中至少有一個為低電平時，在時鐘脈沖CP0或者CP1的下降沿作用下電路開始計數(shù)。其計數(shù)方式又根據(jù)不同情況分為兩種：第一種是Q0與CP1相連，計數(shù)脈沖從CP0輸入，此時構(gòu)成的是8421碼十進制計數(shù)器，見圖2-2（1）；第二種是Q3與CP0相連，計數(shù)脈沖由CP1輸入，則構(gòu)成5421碼十進制計數(shù)器。

（3）用兩片74LS160設(shè)計實現(xiàn)24進制計數(shù)器，并用數(shù)碼管顯示并驗證計數(shù)狀態(tài)。

經(jīng)分析，我自行設(shè)計電路如圖2-4所示，并已通過驗證能實現(xiàn)24進制計數(shù)功能。

圖2-424進制計數(shù)器設(shè)計電路

（I）設(shè)計思路及原理：

74LS160是一種同步8421BCD碼十進制計數(shù)器，具有異步清零、同步預(yù)置、計數(shù)和保持的功能。其中利用同步預(yù)置這一點，我設(shè)計出了如圖2-4的電路。

電路中，U1、U2的時鐘脈沖信號均由信號源CP直接提供，而U2的計數(shù)控制端ENP、ENT則與U1的進位端RCO相連。當(dāng)U1有進位時，U2控制端才被驅(qū)

動，U2計數(shù)一次。這是并行進位方式。

此外，電路中U1是計個位，U2是計十位，當(dāng)從0計數(shù)到23（即U2:0010,U1：0011）時，通過與非門74LS12D，LD’同步預(yù)置端被激活，下一個CP信號脈沖時，

U2U1均又預(yù)置已設(shè)定好的00000000，如此循環(huán)，實現(xiàn)24進制計數(shù)功能。

（II）結(jié)果顯示與驗證：

將U2的QD~QA和U1的QD~QA分別接入一個數(shù)碼管（注意對應(yīng)管腳），即可顯示其表示的數(shù)，如圖2-4中數(shù)碼管顯示的23。

仿真開始后，觀察到數(shù)碼管從00開始，01、02…22、23、00、01…一直循環(huán)下去。所以，該電路實現(xiàn)了從0——23的計數(shù)，也即實現(xiàn)了24進制的計數(shù)功能。

三、選做內(nèi)容

1、實驗?zāi)康?/p>

（1）深入掌握組合邏輯電路的分析與設(shè)計方法。

（2）熟悉數(shù)字邏輯功能的顯示方法以及單刀雙擲開關(guān)的應(yīng)用。

（3）熟悉邏輯分析儀的使用方法。

2、實驗內(nèi)容與步驟

（1）用74LS83將余3碼轉(zhuǎn)換成8421碼。

74LS83是四位加法器，用它設(shè)計一個代碼轉(zhuǎn)換電路，將余3碼轉(zhuǎn)換成8421碼，并用數(shù)碼管顯示轉(zhuǎn)換結(jié)果。

（2）用八選一數(shù)據(jù)選擇器74LS151設(shè)計一個組合邏輯電路。

電路有三個輸入變量A、B、C和一個控制變量M。當(dāng)控制信號M=0時，電路實現(xiàn)“意見一致”的功能，即A、B、C狀態(tài)一致時輸出為“1”，否則為“0”;

當(dāng)控制信號M=1時，電路實現(xiàn)“多路表決”的功能，即輸出與A、B、C中多數(shù)狀態(tài)一致。

3、實驗結(jié)果與分析

（1）用74LS83將余3碼轉(zhuǎn)換成8421碼。

經(jīng)分析，自行設(shè)計電路如圖3-1所示，通過數(shù)碼管顯示，并已得到驗證。

圖3-1余3碼轉(zhuǎn)換8421碼電路

（I）設(shè)計思路及原理：

從實驗一（2）中，我們了解到74LS83是一個四位的全加器，利用它可以設(shè)計代碼轉(zhuǎn)換電路，而通過分析后，發(fā)現(xiàn)實驗一（2）正是將余3碼轉(zhuǎn)換成8421碼

的電路。

（II）結(jié)果顯示與驗證：

將全加器的輸出端與數(shù)碼管相連可以得到代碼轉(zhuǎn)換后的譯碼。其測試結(jié)果與表1-1一致。

（2）用八選一數(shù)據(jù)選擇器74LS151設(shè)計一個組合邏輯電路

經(jīng)分析，自行設(shè)計電路如圖3-2所示，控制M、C、B、A不同按鍵，通過邏輯分析儀XLA1查看波形并能驗證其滿足了要求。

圖3-2數(shù)據(jù)選擇器實現(xiàn)組合邏輯電路電路圖

（I）設(shè)計思路及原理：

74LS151是八選一的數(shù)選擇器，控制端A、B、C不同的輸入能得到D0~D7不同的輸出。本實驗中，邏輯變量有4個，分別為M、A、B、C，數(shù)據(jù)選擇器的選擇控制端只有3個A、B、C。在這里，我把邏輯變量C分離，而將M、A、B加到選擇控制端，這樣，按照要求，電路實現(xiàn)的邏輯函數(shù)表達式可以表示為：F=M’A’B’(C’)+M’A’B(0)+M’AB’(0)+M’AB(C)

+MA’B’(0)+MA’B(C)+MAB’(C)+MAB(1)

由此，便可以設(shè)計出如圖3-2所示的電路圖。

（II）結(jié)果顯示與驗證：

將M、A、B、C以及Y的波形接入到邏輯分析儀XLA1上，便可顯示在不同情況下各自響應(yīng)的波形。一一分析后，可以驗證該電路已滿足實驗要求。下面，截取兩種情況的波形圖（由上至下依次為M、A、B、C以及Y的波形）以作示例。

（i）M=0，A=1，B=0，C=0：注意到此時Y=0，與理論結(jié)果一致。

圖3-3組合邏輯電路波形圖例一圖3-3組合邏輯電路波形圖例二（ii）M=1，A=0，B=1，C=1：注意到此時Y=1，與理論結(jié)果一致。

四、實驗問題及解決方法

1、實驗一（1）四舍五入電路電路設(shè)計中，遇到問題如下：

①邏輯分析儀與邏輯轉(zhuǎn)換器搞混。解決方法：多次實驗后，找到其中的錯誤在于原

實驗材料中“邏輯分析儀”出錯，實際上該實驗用的是邏輯轉(zhuǎn)換器。

②點擊圖4-1的圖標(biāo)一直出錯，跳出圖4-2的窗口。解決方法：冷靜分析后，明白

了該實驗是由真值表得到邏輯表達式和電路圖，而圖4-1表示將邏輯電路轉(zhuǎn)換成真

值表。

圖4-1圖4-2

2、實驗一（3）設(shè)計全加、全減邏輯電路中，遇到問題如下：

字信號發(fā)生器XWG1不會用，出不來結(jié)果。解決方法：通過查詢資料和多次實驗，明白了字信號發(fā)生器有32個輸出端，從高位到低位從0開始不斷計數(shù)和進位，類似于計數(shù)器的工作原理，只不過它是更大進制的計數(shù)器。一開始，我將控制端A、

B、C端和XWG1的16、15、14管腳相連了，這樣的話需要等到特別長的時間它們

才能通過進位得到“1”高電平，所以在實驗中我無法得出結(jié)果。經(jīng)改正后，得到了實驗結(jié)果。

3、實驗二（2）集成74LS290計數(shù)器的功能測試中，遇到問題如下：

5421碼十進制計數(shù)器測試結(jié)果誤以為錯。解決方法：通過查看書和資料，最終理解了該電路在5421碼計數(shù)器情況下的原理，其計數(shù)不再像8421碼那樣從QDQCQBQA的角度，而應(yīng)是QAQDQCQB的角度。

4、實驗二（3）設(shè)計24進制計數(shù)器實驗中，遇到問題如下；

數(shù)碼管從顯示0變化到23后，沒有跳回0，而是從20開始再在20~23之間來

回改變。解決方法：問題的出現(xiàn)在于十位無法實現(xiàn)預(yù)置數(shù)。針對該問題，思考許久

后，我找到了根本原因：集成計數(shù)器74LS160的預(yù)置功能是同步預(yù)置的，而在原先

電路中我卻采用了串行進位的方式