數(shù)字電子時序邏輯電路第一頁，共一百零七頁，2022年，8月28日6.1時序邏輯電路的分析與設計方法6.1.1時序邏輯電路概述退出6.1.2時序邏輯電路的分析方法6.1.3時序邏輯電路的設計方法第二頁，共一百零七頁，2022年，8月28日6.1.1時序邏輯電路概述1、時序電路的特點時序電路在任何時刻的穩(wěn)定輸出，不僅與該時刻的輸入信號有關，而且還與電路原來的狀態(tài)有關。第三頁，共一百零七頁，2022年，8月28日2、時序電路邏輯功能的表示方法時序電路的邏輯功能可用邏輯表達式、狀態(tài)表、卡諾圖、狀態(tài)圖、時序圖和邏輯圖6種方式表示，這些表示方法在本質上是相同的，可以互相轉換。邏輯表達式有：輸出方程狀態(tài)方程激勵方程第四頁，共一百零七頁，2022年，8月28日3、時序電路的分類（1）根據(jù)時鐘分類同步時序電路中，各個觸發(fā)器的時鐘脈沖相同，即電路中有一個統(tǒng)一的時鐘脈沖，每來一個時鐘脈沖，電路的狀態(tài)只改變一次。異步時序電路中，各個觸發(fā)器的時鐘脈沖不同，即電路中沒有統(tǒng)一的時鐘脈沖來控制電路狀態(tài)的變化，電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器的翻轉有先有后，是異步進行的。（2）根據(jù)輸出分類米利型時序電路的輸出不僅與現(xiàn)態(tài)有關，而且還決定于電路當前的輸入。穆爾型時序電路的其輸出僅決定于電路的現(xiàn)態(tài)，與電路當前的輸入無關；或者根本就不存在獨立設置的輸出，而以電路的狀態(tài)直接作為輸出。第五頁，共一百零七頁，2022年，8月28日電路圖時鐘方程、驅動方程和輸出方程狀態(tài)方程狀態(tài)圖、狀態(tài)表或時序圖判斷電路邏輯功能12356.1.2時序邏輯電路的分析方法時序電路的分析步驟：計算4第六頁，共一百零七頁，2022年，8月28日例時鐘方程：輸出方程：輸出僅與電路現(xiàn)態(tài)有關，為穆爾型時序電路。同步時序電路的時鐘方程可省去不寫。驅動方程：1寫方程式第七頁，共一百零七頁，2022年，8月28日2求狀態(tài)方程JK觸發(fā)器的特性方程：將各觸發(fā)器的驅動方程代入，即得電路的狀態(tài)方程：第八頁，共一百零七頁，2022年，8月28日3計算、列狀態(tài)表00000101001110010111011100101110111100001010011000001100第九頁，共一百零七頁，2022年，8月28日4畫狀態(tài)圖、時序圖狀態(tài)圖第十頁，共一百零七頁，2022年，8月28日5電路功能時序圖有效循環(huán)的6個狀態(tài)分別是0～5這6個十進制數(shù)字的格雷碼，并且在時鐘脈沖CP的作用下，這6個狀態(tài)是按遞增規(guī)律變化的，即：000→001→011→111→110→100→000→…所以這是一個用格雷碼表示的六進制同步加法計數(shù)器。當對第6個脈沖計數(shù)時，計數(shù)器又重新從000開始計數(shù)，并產生輸出Y＝1。第十一頁，共一百零七頁，2022年，8月28日例輸出方程：輸出與輸入有關，為米利型時序電路。同步時序電路，時鐘方程省去。驅動方程：1寫方程式第十二頁，共一百零七頁，2022年，8月28日2求狀態(tài)方程T觸發(fā)器的特性方程：將各觸發(fā)器的驅動方程代入，即得電路的狀態(tài)方程：第十三頁，共一百零七頁，2022年，8月28日3計算、列狀態(tài)表第十四頁，共一百零七頁，2022年，8月28日45電路功能由狀態(tài)圖可以看出，當輸入X＝0時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞增規(guī)律循環(huán)變化，即：00→01→10→11→00→…當X＝1時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞減規(guī)律循環(huán)變化，即：00→11→10→01→00→…可見，該電路既具有遞增計數(shù)功能，又具有遞減計數(shù)功能，是一個2位二進制同步可逆計數(shù)器。畫狀態(tài)圖時序圖第十五頁，共一百零七頁，2022年，8月28日例電路沒有單獨的輸出，為穆爾型時序電路。異步時序電路，時鐘方程：驅動方程：1寫方程式第十六頁，共一百零七頁，2022年，8月28日2求狀態(tài)方程D觸發(fā)器的特性方程：將各觸發(fā)器的驅動方程代入，即得電路的狀態(tài)方程：第十七頁，共一百零七頁，2022年，8月28日3計算、列狀態(tài)表第十八頁，共一百零七頁，2022年，8月28日45電路功能由狀態(tài)圖可以看出，在時鐘脈沖CP的作用下，電路的8個狀態(tài)按遞減規(guī)律循環(huán)變化，即：000→111→110→101→100→011→010→001→000→…電路具有遞減計數(shù)功能，是一個3位二進制異步減法計數(shù)器。畫狀態(tài)圖、時序圖第十九頁，共一百零七頁，2022年，8月28日設計要求原始狀態(tài)圖最簡狀態(tài)圖畫電路圖檢查電路能否自啟動12466.1.3時序邏輯電路的設計方法時序電路的設計步驟：選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅動方程5狀態(tài)分配3化簡第二十頁，共一百零七頁，2022年，8月28日例1建立原始狀態(tài)圖設計一個按自然態(tài)序變化的7進制同步加法計數(shù)器，計數(shù)規(guī)則為逢七進一，產生一個進位輸出。狀態(tài)化簡2狀態(tài)分配3已經最簡。已是二進制狀態(tài)。第二十一頁，共一百零七頁，2022年，8月28日4選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅動方程因需用3位二進制代碼，選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。由于要求采用同步方案，故時鐘方程為：輸出方程：第二十二頁，共一百零七頁，2022年，8月28日狀態(tài)方程不化簡，以便使之與JK觸發(fā)器的特性方程的形式一致。第二十三頁，共一百零七頁，2022年，8月28日比較，得驅動方程：電路圖5第二十四頁，共一百零七頁，2022年，8月28日檢查電路能否自啟動6將無效狀態(tài)111代入狀態(tài)方程計算：可見111的次態(tài)為有效狀態(tài)000，電路能夠自啟動。第二十五頁，共一百零七頁，2022年，8月28日設計一個串行數(shù)據(jù)檢測電路，當連續(xù)輸入3個或3個以上1時，電路的輸出為1，其它情況下輸出為0。例如：輸入X輸入Y 000000001000110例1建立原始狀態(tài)圖S0S1S2S3設電路開始處于初始狀態(tài)為S0。第一次輸入1時，由狀態(tài)S0轉入狀態(tài)S1，并輸出0；1/0X/Y若繼續(xù)輸入1，由狀態(tài)S1轉入狀態(tài)S2，并輸出0；1/0如果仍接著輸入1，由狀態(tài)S2轉入狀態(tài)S3，并輸出1；1/1此后若繼續(xù)輸入1，電路仍停留在狀態(tài)S3，并輸出1。1/1電路無論處在什么狀態(tài)，只要輸入0，都應回到初始狀態(tài)，并輸出0，以便重新計數(shù)。0/00/00/00/0第二十六頁，共一百零七頁，2022年，8月28日原始狀態(tài)圖中，凡是在輸入相同時，輸出相同、要轉換到的次態(tài)也相同的狀態(tài)，稱為等價狀態(tài)。狀態(tài)化簡就是將多個等價狀態(tài)合并成一個狀態(tài)，把多余的狀態(tài)都去掉，從而得到最簡的狀態(tài)圖。狀態(tài)化簡2狀態(tài)分配3所得原始狀態(tài)圖中，狀態(tài)S2和S3等價。因為它們在輸入為1時輸出都為1，且都轉換到次態(tài)S3；在輸入為0時輸出都為0，且都轉換到次態(tài)S0。所以它們可以合并為一個狀態(tài)，合并后的狀態(tài)用S2表示。S0=00S1=01S2=10第二十七頁，共一百零七頁，2022年，8月28日4選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅動方程選用2個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1表示。采用同步方案，即取：輸出方程狀態(tài)方程第二十八頁，共一百零七頁，2022年，8月28日比較，得驅動方程：電路圖5檢查電路能否自啟動6將無效狀態(tài)11代入輸出方程和狀態(tài)方程計算：電路能夠自啟動。第二十九頁，共一百零七頁，2022年，8月28日例設計一個異步時序電路，要求如右圖所示狀態(tài)圖。4選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅動方程選用3個CP上升沿觸發(fā)的D觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程第三十頁，共一百零七頁，2022年，8月28日次態(tài)卡諾圖時鐘方程：FF0每輸入一個CP翻轉一次，只能選CP。選擇時鐘脈沖的一個基本原則：在滿足翻轉要求的條件下，觸發(fā)沿越少越好。FF1在t2、t4時刻翻轉，可選Q0。FF2在t4、t6時刻翻轉，可選Q0。第三十一頁，共一百零七頁，2022年，8月28日第三十二頁，共一百零七頁，2022年，8月28日電路圖5檢查電路能否自啟動6將無效狀態(tài)110、111代入輸出方程和狀態(tài)方程計算：電路能夠自啟動。特性方程：第三十三頁，共一百零七頁，2022年，8月28日本節(jié)小結時序電路的特點是：在任何時刻的輸出不僅和輸入有關，而且還決定于電路原來的狀態(tài)。為了記憶電路的狀態(tài)，時序電路必須包含有存儲電路。存儲電路通常以觸發(fā)器為基本單元電路構成。時序電路可分為同步時序電路和異步時序電路兩類。它們的主要區(qū)別是，前者的所有觸發(fā)器受同一時鐘脈沖控制，而后者的各觸發(fā)器則受不同的脈沖源控制。時序電路的邏輯功能可用邏輯圖、狀態(tài)方程、狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖等6種方法來描述，它們在本質上是相通的，可以互相轉換。時序電路的分析，就是由邏輯圖到狀態(tài)圖的轉換；而時序電路的設計，在畫出狀態(tài)圖后，其余就是由狀態(tài)圖到邏輯圖的轉換。第三十四頁，共一百零七頁，2022年，8月28日6.2計數(shù)器6.2.1二進制計數(shù)器退出6.2.2十進制計數(shù)器6.2.3N進制計數(shù)器第三十五頁，共一百零七頁，2022年，8月28日在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器加法計數(shù)器同步計數(shù)器異步計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)器可逆計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器······第三十六頁，共一百零七頁，2022年，8月28日6.2.1二進制計數(shù)器1、二進制同步計數(shù)器3位二進制同步加法計數(shù)器選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。狀態(tài)圖輸出方程：時鐘方程：第三十七頁，共一百零七頁，2022年，8月28日時序圖FF0每輸入一個時鐘脈沖翻轉一次FF1在Q0=1時，在下一個CP觸發(fā)沿到來時翻轉。FF2在Q0=Q1=1時，在下一個CP觸發(fā)沿到來時翻轉。第三十八頁，共一百零七頁，2022年，8月28日電路圖由于沒有無效狀態(tài)，電路能自啟動。推廣到n位二進制同步加法計數(shù)器驅動方程輸出方程第三十九頁，共一百零七頁，2022年，8月28日3位二進制同步減法計數(shù)器選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。狀態(tài)圖輸出方程：時鐘方程：第四十頁，共一百零七頁，2022年，8月28日時序圖FF0每輸入一個時鐘脈沖翻轉一次FF2在Q0=Q1=0時，在下一個CP觸發(fā)沿到來時翻轉。FF1在Q0=0(Q0=1)時，在下一個CP觸發(fā)沿到來時翻轉。第四十一頁，共一百零七頁，2022年，8月28日電路圖由于沒有無效狀態(tài)，電路能自啟動。推廣到n位二進制同步減法計數(shù)器驅動方程輸出方程第四十二頁，共一百零七頁，2022年，8月28日3位二進制同步可逆計數(shù)器設用U/D表示加減控制信號，且U/D＝0時作加計數(shù)，U/D＝1時作減計數(shù)，則把二進制同步加法計數(shù)器的驅動方程和U/D相與，把減法計數(shù)器的驅動方程和U/D相與，再把二者相加，便可得到二進制同步可逆計數(shù)器的驅動方程。輸出方程第四十三頁，共一百零七頁，2022年，8月28日電路圖第四十四頁，共一百零七頁，2022年，8月28日4位集成二進制同步加法計數(shù)器74LS161/163①CR=0時異步清零。②CR=1、LD=0時同步置數(shù)。③CR=LD=1且CPT=CPP=1時，按照4位自然二進制碼進行同步二進制計數(shù)。④CR=LD=1且CPT·CPP=0時，計數(shù)器狀態(tài)保持不變。74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。第四十五頁，共一百零七頁，2022年，8月28日雙4位集成二進制同步加法計數(shù)器CC4520①CR=1時，異步清零。②CR=0、EN=1時，在CP脈沖上升沿作用下進行加法計數(shù)。③CR=0、CP=0時，在EN脈沖下降沿作用下進行加法計數(shù)。④CR=0、EN=0或CR=0、CP=1時，計數(shù)器狀態(tài)保持不變。第四十六頁，共一百零七頁，2022年，8月28日4位集成二進制同步可逆計數(shù)器74LS191U/D是加減計數(shù)控制端；CT是使能端；LD是異步置數(shù)控制端；D0～D3是并行數(shù)據(jù)輸入端；Q0～Q3是計數(shù)器狀態(tài)輸出端；CO/BO是進位借位信號輸出端；RC是多個芯片級聯(lián)時級間串行計數(shù)使能端，CT＝0，CO/BO＝1時，RC＝CP，由RC端產生的輸出進位脈沖的波形與輸入計數(shù)脈沖的波形相同。第四十七頁，共一百零七頁，2022年，8月28日4位集成二進制同步可逆計數(shù)器74LS193CR是異步清零端，高電平有效；LD是異步置數(shù)端，低電平有效；CPU是加法計數(shù)脈沖輸入端；CPD是減法計數(shù)脈沖輸入端；D0～D3是并行數(shù)據(jù)輸入端；Q0～Q3是計數(shù)器狀態(tài)輸出端；CO是進位脈沖輸出端；BO是借位脈沖輸出端；多個74LS193級聯(lián)時，只要把低位的CO端、BO端分別與高位的CPU、CPD連接起來，各個芯片的CR端連接在一起，LD端連接在一起，就可以了。第四十八頁，共一百零七頁，2022年，8月28日2、二進制異步計數(shù)器3位二進制異步加法計數(shù)器狀態(tài)圖選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：第四十九頁，共一百零七頁，2022年，8月28日時鐘方程：時序圖FF0每輸入一個時鐘脈沖翻轉一次，F(xiàn)F1在Q0由1變0時翻轉，F(xiàn)F2在Q1由1變0時翻轉。第五十頁，共一百零七頁，2022年，8月28日3個JK觸發(fā)器都是在需要翻轉時就有下降沿，不需要翻轉時沒有下降沿，所以3個觸發(fā)器都應接成T＇型。驅動方程：電路圖第五十一頁，共一百零七頁，2022年，8月28日3位二進制異步減法計數(shù)器狀態(tài)圖選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：第五十二頁，共一百零七頁，2022年，8月28日時鐘方程：時序圖FF0每輸入一個時鐘脈沖翻轉一次，F(xiàn)F1在Q0由0變1時翻轉，F(xiàn)F2在Q1由0變1時翻轉。第五十三頁，共一百零七頁，2022年，8月28日3個JK觸發(fā)器都是在需要翻轉時就有下降沿，不需要翻轉時沒有下降沿，所以3個觸發(fā)器都應接成T＇型。驅動方程：電路圖第五十四頁，共一百零七頁，2022年，8月28日二進制異步計數(shù)器級間連接規(guī)律第五十五頁，共一百零七頁，2022年，8月28日4位集成二進制異步加法計數(shù)器74LS197①CR=0時異步清零。②CR=1、CT/LD=0時異步置數(shù)。③CR=CT/LD=1時，異步加法計數(shù)。若將輸入時鐘脈沖CP加在CP0端、把Q0與CP1連接起來，則構成4位二進制即16進制異步加法計數(shù)器。若將CP加在CP1端，則構成3位二進制即8進制計數(shù)器，F(xiàn)F0不工作。如果只將CP加在CP0端，CP1接0或1，則形成1位二進制即二進制計數(shù)器。第五十六頁，共一百零七頁，2022年，8月28日選用4個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。6.2.2十進制計數(shù)器1、十進制同步計數(shù)器狀態(tài)圖輸出方程：時鐘方程：十進制同步加法計數(shù)器第五十七頁，共一百零七頁，2022年，8月28日狀態(tài)方程第五十八頁，共一百零七頁，2022年，8月28日電路圖比較，得驅動方程：將無效狀態(tài)1010～1111分別代入狀態(tài)方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。第五十九頁，共一百零七頁，2022年，8月28日十進制同步減法計數(shù)器選用4個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。狀態(tài)圖輸出方程：時鐘方程：第六十頁，共一百零七頁，2022年，8月28日狀態(tài)方程次態(tài)卡諾圖第六十一頁，共一百零七頁，2022年，8月28日比較，得驅動方程：將無效狀態(tài)1010～1111分別代入狀態(tài)方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。電路圖第六十二頁，共一百零七頁，2022年，8月28日十進制同步可逆計數(shù)器集成十進制同步計數(shù)器集成十進制同步加法計數(shù)器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同，不同的是，74160和74162是十進制同步加法計數(shù)器，而74161和74163是4位二進制（16進制）同步加法計數(shù)器。此外，74160和74162的區(qū)別是，74160采用的是異步清零方式，而74162采用的是同步清零方式。74190是單時鐘集成十進制同步可逆計數(shù)器，其引腳排列圖和邏輯功能示意圖與74191相同。74192是雙時鐘集成十進制同步可逆計數(shù)器，其引腳排列圖和邏輯功能示意圖與74193相同。把前面介紹的十進制加法計數(shù)器和十進制減法計數(shù)器用與或門組合起來，并用U/D作為加減控制信號，即可獲得十進制同步可逆計數(shù)器。第六十三頁，共一百零七頁，2022年，8月28日選用4個CP上升沿觸發(fā)的D觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。2、十進制異步計數(shù)器狀態(tài)圖輸出方程：十進制異步加法計數(shù)器第六十四頁，共一百零七頁，2022年，8月28日時序圖時鐘方程FF0每輸入一個CP翻轉一次，只能選CP。選擇時鐘脈沖的一個基本原則：在滿足翻轉要求的條件下，觸發(fā)沿越少越好。FF1在t2、t4、t6、t8時刻翻轉，可選Q0。FF2在t4、t8時刻翻轉，可選Q1。FF3在t8、t10時刻翻轉，可選Q0。第六十五頁，共一百零七頁，2022年，8月28日狀態(tài)方程第六十六頁，共一百零七頁，2022年，8月28日比較，得驅動方程：電路圖將無效狀態(tài)1010～1111分別代入狀態(tài)方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。第六十七頁，共一百零七頁，2022年，8月28日十進制異步減法計數(shù)器選用4個CP上升沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。狀態(tài)圖輸出方程：第六十八頁，共一百零七頁，2022年，8月28日時序圖時鐘方程FF0每輸入一個CP翻轉一次，只能選CP。選擇時鐘脈沖的一個基本原則：在滿足翻轉要求的條件下，觸發(fā)沿越少越好。FF1在t2、t4、t6、t8時刻翻轉，可選Q0。FF2在t4、t8時刻翻轉，可選Q1。FF3在t8、t10時刻翻轉，可選Q0。第六十九頁，共一百零七頁，2022年，8月28日狀態(tài)方程第七十頁，共一百零七頁，2022年，8月28日比較，得驅動方程：電路圖將無效狀態(tài)1010～1111分別代入狀態(tài)方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。第七十一頁，共一百零七頁，2022年，8月28日集成十進制異步計數(shù)器74LS90第七十二頁，共一百零七頁，2022年，8月28日6.2.3N進制計數(shù)器1、用同步清零端或置數(shù)端歸零構成N進置計數(shù)器2、用異步清零端或置數(shù)端歸零構成N進置計數(shù)器（1）寫出狀態(tài)SN-1的二進制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號的邏輯表達式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號的邏輯表達式。（3）畫連線圖。利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構成按自然態(tài)序進行計數(shù)的N進制計數(shù)器的方法。在前面介紹的集成計數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。第七十三頁，共一百零七頁，2022年，8月28日用74LS163來構成一個十二進制計數(shù)器。（3）畫連線圖。SN-1＝S12-1＝S11＝1011（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接0（1）寫出狀態(tài)SN-1的二進制代碼。第七十四頁，共一百零七頁，2022年，8月28日用74LS197來構成一個十二進制計數(shù)器。（3）畫連線圖。SN＝S12＝1100（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接0（1）寫出狀態(tài)SN的二進制代碼。第七十五頁，共一百零七頁，2022年，8月28日用74LS161來構成一個十二進制計數(shù)器。SN＝S12＝1100例D0～D3可隨意處理D0～D3必須都接0SN-1＝S11＝1011第七十六頁，共一百零七頁，2022年，8月28日3、提高歸零可靠性的方法第七十七頁，共一百零七頁，2022年，8月28日第七十八頁，共一百零七頁，2022年，8月28日4、計數(shù)器容量的擴展異步計數(shù)器一般沒有專門的進位信號輸出端，通常可以用本級的高位輸出信號驅動下一級計數(shù)器計數(shù)，即采用串行進位方式來擴展容量。100進制計數(shù)器第七十九頁，共一百零七頁，2022年，8月28日60進制計數(shù)器64進制計數(shù)器第八十頁，共一百零七頁，2022年，8月28日同步計數(shù)器有進位或借位輸出端，可以選擇合適的進位或借位輸出信號來驅動下一級計數(shù)器計數(shù)。同步計數(shù)器級聯(lián)的方式有兩種，一種級間采用串行進位方式，即異步方式，這種方式是將低位計數(shù)器的進位輸出直接作為高位計數(shù)器的時鐘脈沖，異步方式的速度較慢。另一種級間采用并行進位方式，即同步方式，這種方式一般是把各計數(shù)器的CP端連在一起接統(tǒng)一的時鐘脈沖，而低位計數(shù)器的進位輸出送高位計數(shù)器的計數(shù)控制端。12位二進制計數(shù)器（慢速計數(shù)方式）第八十一頁，共一百零七頁，2022年，8月28日12位二進制計數(shù)器（快速計數(shù)方式）在此種接線方式中，只要片1的各位輸出都為1，一旦片0的各位輸出都為1，片2立即可以接收進位信號進行計數(shù)，不會像基本接法中那樣，需要經歷片1的傳輸延遲，所以工作速度較高。這種接線方式的工作速度與計數(shù)器的位數(shù)無關。第八十二頁，共一百零七頁，2022年，8月28日本節(jié)小結計數(shù)器是一種應用十分廣泛的時序電路，除用于計數(shù)、分頻外，還廣泛用于數(shù)字測量、運算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計算機，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。計數(shù)器可利用觸發(fā)器和門電路構成。但在實際工作中，主要是利用集成計數(shù)器來構成。在用集成計數(shù)器構成N進制計數(shù)器時，需要利用清零端或置數(shù)控制端，讓電路跳過某些狀態(tài)來獲得N進制計數(shù)器。第八十三頁，共一百零七頁，2022年，8月28日6.3寄存器6.3.1基本寄存器退出6.3.2移位寄存器6.3.3寄存器的應用第八十四頁，共一百零七頁，2022年，8月28日在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是由具有存儲功能的觸發(fā)器組合起來構成的。一個觸發(fā)器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發(fā)器來構成。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。第八十五頁，共一百零七頁，2022年，8月28日6.3.１基本寄存器1、單拍工作方式基本寄存器無論寄存器中原來的內容是什么，只要送數(shù)控制時鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3，就立即被送入進寄存器中，即有：第八十六頁，共一百零七頁，2022年，8月28日2、雙拍工作方式基本寄存器（1）清零。CR=0，異步清零。即有：（2）送數(shù)。CR=1時，CP上升沿送數(shù)。即有：（3）保持。在CR=1、CP上升沿以外時間，寄存器內容將保持不變。第八十七頁，共一百零七頁，2022年，8月28日6.3.2移位寄存器1、單向移位寄存器并行輸出4位右移移位寄存器時鐘方程：驅動方程：狀態(tài)方程：第八十八頁，共一百零七頁，2022年，8月28日第八十九頁，共一百零七頁，2022年，8月28日并行輸出4位左移移位寄存器時鐘方程：驅動方程：狀態(tài)方程：第九十頁，共一百零七頁，2022年，8月28日第九十一頁，共一百零七頁，2022年，8月28日單向移位寄存器具有以下主要特點：（1）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進制代碼。n個CP脈沖即可完成串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進制數(shù)碼，再用n個CP脈沖又可實現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個CP脈沖后，寄存器便被清零。第九十二頁，共一百零七頁，2022年，8月28日2、雙向移位寄存器M=0時右移M=1時左移第九十三頁，共一百零七頁，2022年，8月28日3、集成雙向移位寄存器74LS194第九十四頁，共一百零七頁，2022年，8月28日6.3.3寄存器的應用1、環(huán)形計數(shù)器結構特點即將FFn-1的輸出Qn-1接到FF0的輸入端D0。工作原理根據(jù)起始狀態(tài)設置的不同，在輸入計數(shù)脈沖CP的作用下，環(huán)形計數(shù)器的有效狀態(tài)可以循環(huán)移位一個1，也可以循環(huán)移位一個0。即當連續(xù)輸入CP脈沖時，環(huán)形計數(shù)器中各個觸發(fā)器的Q端或端，將輪流地出現(xiàn)矩形脈沖。第九十五頁，共一百零七頁，2022年，8月28日能自啟動的4位環(huán)形計數(shù)器狀態(tài)圖第九十六頁，共一百零七頁，2022年，8月28日由74LS194構成的能自啟動的4位環(huán)形計數(shù)器時序圖第九十七頁，共一百零七頁，2022年，8月28日2、扭環(huán)形計數(shù)器結構特點狀態(tài)圖