目錄一、設計任務與要求 3二、總體框圖 3三、選擇器件 41設計中所用到的器件 42器件的相關介紹 4觸發(fā)器DFF 4非門NOT 6四、模塊功能 61分頻器 72計數(shù)器 8五、總體設計電路圖 101總體電路圖 11工作情況 12模塊間的連接關系 12仿真結果 12管腳分配圖 13硬件驗證 14六、課程設計心得體會 15PAGEPAGE4正負脈寬數(shù)控調制信號發(fā)生器一、設計任務與要求6課程設計的基本要求通過課程設計各環(huán)節(jié)的實踐，應達到如下要求：1、初步掌握數(shù)字邏輯電路、EDA分析和設計的基本方法。包括：⑴．根據(jù)設計任務和要求，初選電路；⑵．通過研究、設計計算，確定電路方案；⑶．電路仿真及編程、模擬、連線、進行調試；⑷．分析實驗結果，寫出設計總結報告。2、培養(yǎng)一定自學能力和獨立分析問題、解決問題能力。包括：⑴．學會自己分析、找出解決問題的方法；⑵．對設計中遇到的問題，能獨立思考，查閱資料，尋找解決方案；⑶．掌握一些測試電路的基本方法，實驗中出現(xiàn)一般故障，能通過“分析、觀察、判斷、試驗、再判斷”的基本方法獨立解決；⑷．能對實驗結果進行分析和評價。3、掌握編程、仿真、連線、調試等基本技能，鞏固常用儀器的正確使用方法。二、總體框圖總體框架圖如圖1所示：計數(shù)器計數(shù)器A進位脈沖選擇反饋控制輸出信號進位脈沖電路時鐘脈沖計數(shù)器B反饋控制圖1設計思路：此信號發(fā)生器是由兩個完全相同的可自加載加法計數(shù)器和D觸發(fā)器組成的，它的輸出信號的高低電平脈寬時間可分別由兩組6位二進制預置數(shù)進行控制。如果將初始值可預置的加法計數(shù)器的溢出信號作為本計數(shù)器的初始預置加載信號LD，則可構成計數(shù)初始值自加載方式的加法計數(shù)器，從而構成數(shù)控分頻器。D觸發(fā)器的一個重要功能就是均勻輸出信號的占空比。三、選擇器件1、設計中所用到的器件有：（1）D觸發(fā)器DFF（1個）NOT（2）CNT6(2LED（1）或示波器2、器件的相關介紹：（1）D觸發(fā)器DFFCLRNDCPCPDDCP比。DDFF222DDFF3DDFF1表1CPCLRNDQ說明1XQn保持000置1011置0D觸發(fā)器的動作時序圖如圖4所示：4（2）非門NOT非門又稱為反相器，若輸入信號A1，則輸出信號Y0；若輸入信號1，Y0。非門NOT的邏輯符號如圖5所示：圖5非門NOT的邏輯功能表如表2所示：表2AAY0110四、功能模塊1、分頻器div器件圖如圖8所示：圖8clk_in，div_outCLK。它的作用是將高頻信號分成低頻信號。divVHDLLibraryieee;USEieee.std_logic_1164.all;USEieee.std_logic_unsigned.all;ENTITYdivISPORT(clk:INstd_logic;divclk:OUTstd_logic);ENDdiv;ARCHITECTUREoneOFdivISBEGINPROCESS(clk)variablecnt:integerrange0to1000000;variabletemp:std_logic;BEGINIFclk'eventandclk='1'thenIFcnt<=99999thencnt:=0;temp:=nottemp;ELSEcnt:=cnt+1;ENDIF;ENDIF;divclk<=temp;ENDPROCESS;ENDONE;仿真波形如圖9所示：圖9仿真分析：任意給一個時鐘信號，分頻器將高頻信號分成低頻信號。2、計數(shù)器器件圖如圖10所示：cnt6cnt6clkldd[5..0]caoinst圖106LDd。當LD=10CLKCAOCNT6VHDLLIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITY CNT6ISPORT(CLK,LD:INSTD_LOGIC;D:ININTEGERRANGE0TO63;CAO:OUTSTD_LOGIC);ENDCNT6;ARCHITECTUREARTOFCNT6ISSIGNALCOUNT:INTEGERRANGE0TOBEGINPROCESS(CLK,COUNT)BEGINIFCLK'EVENTANDCLK='1'THENIFLD='1'THENCOUNT<=D;ELSECOUNT<=COUNT+1;ENDIF;ENDENDPROCESS;PROCESS(CLK,COUNT)ISBEGINIFCLK'EVENTANDCLK='1'THENIFCOUNT=63THENCAO<='1';ELSECAO<='0';ENDIF;ENDIF;ENDPROCESS;ENDARCHITECTUREART;11圖11仿真分析：預置數(shù)D[5..0]為任意六位二進制數(shù)，預置端LD1631，0五、總體設計電路圖總體電路圖如圖12所示：圖1210PAGEPAGE131、工作情況：BDDBADDD的預置端，在下一個時鐘脈沖過后，輸出端輸出計數(shù)器A的預置數(shù)。計數(shù)器A的進位脈沖使輸出信號輸出正脈沖，計數(shù)器B的進位脈沖使輸出信號輸出負脈DA、B度。2、模塊間的連接關系:ABABDD3、仿真結果仿真結果如圖13所示：圖13A[5..0]6B[5..0]6進制數(shù)，CLK為預置計數(shù)器的時鐘脈沖，當?shù)谝粋€時鐘脈沖到來時，計數(shù)器A的進位脈沖使輸出信號輸出正脈沖，計數(shù)器B的進位脈沖使輸出信號輸出負脈（注意：分頻器分頻不能太大，否則不會出現(xiàn)仿真波形）4、管腳分配圖：用LED燈觀察實驗結果。E-PLAY-SOPCCPUFPGAEP1C121415圖14圖15管腳分配情況：管腳分配情況如表3所示：表3管腳編號管腳定義管腳編號管腳定義105A[0]86B[0]104A[1]87B[1]101A[2]88B[2]100A[3]93B[3]85A[4]94B[4]84A[5]95B[5]28CLK132PSOUT162VGA0161VGA1164VGA2163VGA35、硬件驗證通過LED燈觀察實驗結果：EDA105、104、101、100、85、84A[5..08687889394、95B[5..0]，LED0001（14 圖16從示波器顯示的波形可以看出，正負脈寬的時間隨輸入兩組預置數(shù)的不同而相應的發(fā)生變化從而實現(xiàn)了占空比可調的目的。六、課程設計心得體會件事情。兩周的課程設計結束了，雖然很忙碌、很疲憊，但是收獲頗多。剛拿到題目時，不知從何下手，反復的看書查資料，尋求幫助。后來經(jīng)過老師的輔導，讓我對這個題目有了一定的了解，開始設計電路，編寫程序，最后進行仿真，在仿真的過程中，出現(xiàn)了很多問題，比如分頻器的使用，在硬件驗證的時候，分的頻率要大，為了更好的觀察輸出波形，然而在軟件操作仿真的時候，卻因為頻率太大，而無法看到波形。最后在老師的指導下完成了實驗的仿真。EDAEDAquartusIIEDA所學的知識的用途和方向。在這次課程設計作業(yè)的過程中由于在設計方面我們沒有經(jīng)驗，理論基礎知識掌握得不牢固，在設計中難免會出現(xiàn)這樣那樣的問題，這使我們體會到了各個電子元件的使用方法,使