模擬電路與數(shù)字電路9_1第一頁，共33頁。組合邏輯電路概述組合邏輯電路分析基礎組合邏輯電路設計基礎幾種常用的組合邏輯電路第二頁，共33頁。概述邏輯電路組合邏輯電路時序邏輯電路功能：輸出只取決于當前的輸入。組成：門電路，不存在記憶元件。功能：輸出取決于當前的輸入和狀態(tài)。組成：組合電路、記憶元件。第三頁，共33頁。門電路的作用：是用以實現(xiàn)邏輯關系的電子電路，與基本邏輯關系相對應。門電路的主要類型：與門、或門、非門、與非門、或非門、異或門等。門電路的輸入、輸出狀態(tài)與賦值對應關系：正邏輯：高電位對應“1”；低電位對應“0”?；旌线壿嫞狠斎胗谜壿?、輸出用負邏輯；或者輸入用負邏輯、輸出用正邏輯。一般采用正邏輯負邏輯：高電位對應“0”；低電位對應“1”。邏輯門第四頁，共33頁。100VVcc在數(shù)字電路中，電壓值為多少并不重要，只要能判斷高低電平即可。K開------VO輸出高電平，對應“1”。K合------VO輸出低電平，對應“0”。VOKVccRVV第五頁，共33頁。數(shù)字集成電路：在一塊半導體基片上制作出一個完整的邏輯電路所需要的全部元件和連線。使用時接電源、輸入和輸出。數(shù)字集成電路具有體積小、可靠性高、速度快、而且價格便宜的特點。TTL型電路：輸入和輸出端結構都采用了半導體晶體管，稱之為:

Transistor—TransistorLogic。

TTL邏輯器件分成54系列和74系列兩大類，其電路結構、邏輯功能和電氣參數(shù)完全相同。不同的是54系列工作環(huán)境溫度、電源工作范圍比74系列的寬。第六頁，共33頁。組合電路的研究內(nèi)容：分析：設計：給定邏輯圖得到邏輯功能分析給定邏輯功能畫出邏輯圖設計第七頁，共33頁。組合邏輯電路分析基礎1.由給定的邏輯電路圖逐級寫出邏輯表達式；分析步驟：2.根據(jù)邏輯表達式列出真值表;3.由真值表或表達式分析電路功能。電路結構輸入輸出之間的邏輯關系第八頁，共33頁。例：分析下圖的邏輯功能。

&&&ABF第九頁，共33頁。真值表特點：輸入相同為“1”；輸入不同為“0”。同或門=1ABF第十頁，共33頁。組合邏輯電路設計基礎任務要求最簡單的邏輯電路1.指定實際問題的邏輯含義，列出真值表；設計步驟：2.由真值表寫出邏輯表達式;3.化簡、變換輸出邏輯表達式；4.畫出邏輯圖。第十一頁，共33頁。例：設計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。1.

首先指明邏輯符號取“0”、“1”的含義。2.

根據(jù)題意列出真值表。真值表三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出是F，多數(shù)贊成時是“1”，否則是“0”。第十二頁，共33頁。真值表3.

畫出卡諾圖，并用卡諾圖化簡：ABC0001111001ABACBC第十三頁，共33頁。4.根據(jù)邏輯表達式畫出邏輯圖。&1&&ABBCF(1)若用與、或門實現(xiàn)第十四頁，共33頁。&&&&ABCF(2)若用與非門實現(xiàn)第十五頁，共33頁。幾種常用的組合邏輯電路1編碼器2譯碼器3數(shù)據(jù)選擇器4加法器5數(shù)值比較器第十六頁，共33頁。1編碼器所謂編碼就是賦予選定的一系列二進制代碼以固定的含義。n個二進制代碼（n位二進制數(shù)）有2n種不同的組合，可以表示2n個信號。一、二進制編碼器二進制編碼器的作用：將一系列信號狀態(tài)編制成二進制代碼。第十七頁，共33頁。輸入:X0、X1、X2、X3輸出：A1、A0對應關系：輸入A1A0

X000

X101

X210

X311例9.5：設計一個具有互相排斥輸入條件的編碼器第十八頁，共33頁。X3X2X1X0A1A00000××0001000010010011××0100100101××0110××0111××000111001××010××1011××100××1101××1110××1111××

X3X2X1X0000111100001111011××××××××××××00A1=X2+X3000111100001111010××××××××××××01X3X2X1X0A0=X1+X3第十九頁，共33頁。4線—2線編碼器電路圖：≥1≥1X2X3X3X1A1A0編碼器在任何時候只允許有一個輸入信號有效;(2)電路無X0輸入端;(3)電路無輸入時,編碼器的輸出與X0編碼等效.第二十頁，共33頁。帶輸出使能(Enable)端的優(yōu)先編碼器:輸出使能端:用于判別電路是否有信號輸入。優(yōu)先:對輸入信號按輕重緩急排序,當有多個信號同時輸入時,只對優(yōu)先權高的一個信號進行編碼。下面把上例4線—2線編碼器改成帶輸出使能(Enable)端的優(yōu)先編碼器,假設輸入信號優(yōu)先級的次序為:X3,X2,X1,X0。第二十一頁，共33頁。X3X2X1X0A1A0E0000000

1000100000100100011010010010001011000

11010001111001

0001101

0011101

0101101

01111011001101

1011101

1101101

111110

X3X2X1X000011110000111101100111111111100A1=X2+X3X3X2X1X000011110000111101001000111111101A0=X3+X2X1第二十二頁，共33頁。EO=X3X2X1X0=X3+X2+X1+X0≥1≥1&≥1X2X1X3X2X0A0A1EO編碼器電路圖第二十三頁，共33頁。二、二——十進制編碼器二——十進制編碼器的作用：將十個狀態(tài)（對應于十進制的十個代碼）編制成BCD碼。十個輸入需要幾位輸出？四位輸入：I0I9輸出：F4

F1第二十四頁，共33頁。三、通用編碼器集成電路兩種主要集成電路:10線—4線優(yōu)先編碼器;8線—3線優(yōu)先編碼器。123456789I1I2I3I9HPRI/BCD1248Y0Y1Y2Y3741471、74147為10線—4線優(yōu)先編碼器,輸入為低電平有效,輸出為8421BCD

反碼,HPRI是最高位優(yōu)先編碼器的說明。第二十五頁，共33頁。輸出（8421反碼）十進制數(shù)10線—4線優(yōu)先編碼器真值表(74147)輸入I1I2I3I4I5I6I7I8I9Y3Y2Y1Y00987654321111111111××××××××××××××××××××××××××××××××××××0010110111011110111110111111011111110111111110110011110001001101010111100110111101111例如:若輸入I8、I5、I2為0（有效），其它輸入為1

。則編碼器對I8進行編碼，輸出Y3Y2Y1Y0=0111（1000的反碼）。第二十六頁，共33頁。YEX1234567I0I1I2I7HPRI/BIN124Y0Y1Y2074148YSENST2、74148為8線—3線優(yōu)先編碼器,輸入為低電平有效,輸出為3位二進制反碼,HPRI是最高位優(yōu)先編碼器的說明。圖中:ST端為輸入控制端,當ST=0時,電路處于正常工作狀態(tài);當ST=1時,電路禁止工作。第二十七頁，共33頁。輸出（二進制反碼）Y2Y1Y0YEX

Ys8線—3線優(yōu)先編碼器真值表(74148)輸入100000000011111111××××××××

11110000010010101001011011000110101110011110111111STI0I1I2I3I4I5I6I7×××××××0××××

××01××××

×011××××

0111×××0

1111××011111×011111101111111第二十八頁，共33頁。YS=STI0I1I2I3I4I5I6I7YEX=ST(I0+I1+I2+I3+I4+I5+I6+I7)YS：選通輸出端YEX:擴展輸出端當ST=0(即正常工作時),若無編碼信號輸入(即編碼輸入信號Ii均為1),則YS=0。說明當YS=0時,電路在工作狀態(tài),但無編碼信號輸入。這時Y2Y1Y0=111;若有編碼信號輸入,則YS=1。當ST=0(即正常工作時),若有編碼信號輸入(即至少有一個Ii為0),則YEX=0.說明當YEX=0時,電路在工作狀態(tài),而且有編碼信號輸入.若無編碼信號輸入,則YEX=1。第二十九頁，共33頁。例9.6：試用兩片74148編碼器和邏輯門構成16線—4線優(yōu)先編碼器分析：對應于輸入I0~I7的編碼輸出的低3位a0a1a2與對應于輸入I8~I15的編碼輸出的低3位a0a1a2是完全相同的，所不同的只是最高位a3，前者的a3為邏輯1，后者的a3為邏輯0。第三十頁，共33頁。YEX1234567I0I7HPRI/BIN124074148YSENSTYEX1234567I8I15HPRI/BIN124074148YSENST&&&a0a1a2a31111~10000111~0000第三十一頁，共33頁。輸出（二進制反碼）Y2Y1Y0YEX

Ys8線—3線優(yōu)先編碼器真值表(74148)輸入10000000001111