實(shí)驗(yàn)報(bào)告課程名稱：電子技術(shù)基礎(chǔ)2第二次實(shí)驗(yàn)實(shí)驗(yàn)名稱：同步時(shí)序電路邏輯設(shè)計(jì)實(shí)驗(yàn)時(shí)間：2013年11月10日實(shí)驗(yàn)地點(diǎn)：機(jī)號學(xué)號：姓名：教師姓名：評定成績：試驗(yàn)七同步時(shí)序電路邏輯設(shè)計(jì)實(shí)驗(yàn)7同步時(shí)序電路邏輯設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康模赫莆胀綍r(shí)序電路邏輯設(shè)計(jì)過程。掌握實(shí)驗(yàn)測試所設(shè)計(jì)電路的邏輯功能。學(xué)習(xí)EDA軟件的使用。實(shí)驗(yàn)儀器:序號芯片或器材名稱型號1主從JK觸發(fā)器JKFF2二輸入與門組件AND-23BCD數(shù)字顯示譯碼器7SED-B三、實(shí)驗(yàn)原理:同步時(shí)序電路邏輯設(shè)計(jì)流程圖如圖7-1所示。其主要步驟有：確定狀態(tài)轉(zhuǎn)移圖或狀態(tài)轉(zhuǎn)移表根據(jù)設(shè)計(jì)要求寫出狀態(tài)說明，列出狀態(tài)轉(zhuǎn)移圖或狀態(tài)轉(zhuǎn)移表，這是整個(gè)邏輯設(shè)計(jì)中最困難的一步，設(shè)計(jì)者必須對所需要解決的問題有較深入的理解，并且掌握一定的設(shè)計(jì)經(jīng)驗(yàn)和技巧，才能描繪出一個(gè)完整的、較簡單的狀態(tài)轉(zhuǎn)移圖或狀態(tài)轉(zhuǎn)移表。狀態(tài)化簡將原始狀態(tài)轉(zhuǎn)移圖或原始狀態(tài)轉(zhuǎn)移表中的多余狀態(tài)消去，以得到最簡狀態(tài)轉(zhuǎn)移圖或狀態(tài)轉(zhuǎn)移表，這樣所需的元器件也最少。狀態(tài)分配這是用二進(jìn)制碼對狀態(tài)進(jìn)行編碼的過程，狀態(tài)數(shù)確定以后，電路的記憶元件數(shù)目也確定了，但是狀態(tài)分配方式不同也會影響電路的復(fù)雜程度。狀態(tài)分配是否合理需經(jīng)過實(shí)踐檢驗(yàn)，因此往往需要用不同的編碼進(jìn)行嘗試，以確定最合理的方案。選擇觸發(fā)器通?？梢愿鶕?jù)實(shí)驗(yàn)室所提供的觸發(fā)器類型，選定一種觸發(fā)器來進(jìn)行設(shè)計(jì)，因?yàn)橥綍r(shí)序電路觸發(fā)器狀態(tài)更新與時(shí)鐘脈沖同步，所以在設(shè)計(jì)時(shí)應(yīng)盡量采用同一類型的觸發(fā)器。選定觸發(fā)器后，則可根據(jù)狀態(tài)轉(zhuǎn)移真值表和觸發(fā)器的真值表作出觸發(fā)器的控制輸入函數(shù)的卡諾圖，然后求得各觸發(fā)器的控制輸入方程和電路的輸出方程。排除孤立狀態(tài)理論上完成電路的設(shè)計(jì)后，還需檢查電路有否未指定狀態(tài)，若有未指定狀態(tài)，則必須檢查未指定狀態(tài)是否有孤立狀態(tài)，即無循環(huán)狀態(tài)，如果未指定狀態(tài)中有孤立狀態(tài)存在，應(yīng)采取措施排除，以保證電路具有自啟動(dòng)性能。經(jīng)過上述設(shè)計(jì)過程，畫出電路圖，最后還必須用實(shí)驗(yàn)方法對電路的邏輯功能進(jìn)行驗(yàn)證，如有問題，再作必要的修改。時(shí)序電路的功能測試可以用靜態(tài)和動(dòng)態(tài)兩種方法進(jìn)行，靜態(tài)測試由邏輯開關(guān)或數(shù)據(jù)開關(guān)提供輸入信號，測試各級輸出狀態(tài)隨輸入信號變化的情況，可用指示燈觀察，用狀態(tài)轉(zhuǎn)移真值表或功能表來描述。動(dòng)態(tài)測試是在方波信號的作用下，確定各輸出端輸出信號與輸入信號之間的時(shí)序圖，可用示波器觀察波形。在實(shí)際的邏輯電路設(shè)計(jì)中，以上的設(shè)計(jì)過程往往不能一次性通過，要反復(fù)經(jīng)過許多次仿真調(diào)試，才能符合設(shè)計(jì)要求，既費(fèi)時(shí)費(fèi)力，又提高了產(chǎn)品的成本，而且，隨著電路的復(fù)雜化，受工作場所及儀器設(shè)備等因素的限制，許多試驗(yàn)不能進(jìn)行。為了解決這些問題，很多國內(nèi)外的電子設(shè)計(jì)公司推出了專門用于電子線路仿真和設(shè)計(jì)的“電子設(shè)計(jì)自動(dòng)化(EDA)”(ElectronicsDesignAutomation)軟件，例如Proteus，電子產(chǎn)品設(shè)計(jì)人員利用這個(gè)軟件對所設(shè)計(jì)的電路行仿真和調(diào)試，一方面可以驗(yàn)證所設(shè)計(jì)的電路是否能達(dá)到設(shè)計(jì)要求的技術(shù)指標(biāo)，另一方面又可以通過改變電路中元器件的參數(shù)，使整個(gè)電路性能達(dá)到最佳。四、實(shí)驗(yàn)內(nèi)容：要求：設(shè)計(jì)一個(gè)自然二進(jìn)制碼的五進(jìn)制計(jì)數(shù)器實(shí)驗(yàn)步驟：畫出狀態(tài)圖該電路無輸入，只要對觸發(fā)脈沖進(jìn)行計(jì)數(shù)，所以狀態(tài)圖已經(jīng)確定。根據(jù)題意畫出自然二進(jìn)制碼的5進(jìn)制狀態(tài)圖。

列狀態(tài)表現(xiàn)態(tài)次態(tài)輸出Q1nQ2nQ3nQ1n+1Q2n+1Q3n+1Z00000100010100010011001110001000001101xxxx110xxxx111xxxx采用JK觸發(fā)器，由狀態(tài)表和觸發(fā)器激勵(lì)表可作出激勵(lì)函數(shù)的卡諾圖，根據(jù)卡圖，得J2、J1、J0,K2、K1.K0、Z的表達(dá)式為J0=Q2'K0=1J1=K1=Q0J2=Q0Q1K2=1根據(jù)化簡結(jié)果，畫出邏輯電路圖

五、實(shí)驗(yàn)體會：在進(jìn)行實(shí)驗(yàn)前，先看懂課件中的例題分析，在根據(jù)例題中的思路尋找本題與例題的相通之處，將這種相通之處充分利用分析清楚實(shí)驗(yàn)的思路