基于FPGA的電梯限制系統(tǒng)設(shè)計(jì)摘要:本設(shè)計(jì)介紹了基于FPGA的四層電梯限制系統(tǒng)的設(shè)計(jì)。該系統(tǒng)采納Altera公司的CycloneⅡ系列FPGA芯片EP2C5T144作為主限制芯片,采納Verilog-HDL編程描述,實(shí)現(xiàn)對(duì)電梯的智能限制,經(jīng)仿真驗(yàn)證,實(shí)現(xiàn)了上升下降懇求按鍵、所在樓層顯示、電梯運(yùn)行狀態(tài)顯示、開(kāi)門(mén)指示、超載報(bào)警等功能。該設(shè)計(jì)采納模塊化編程,升級(jí)可實(shí)現(xiàn)隨意多層電梯系統(tǒng),具有很強(qiáng)的適應(yīng)性和好用性。關(guān)鍵詞:電梯限制、FPGA、Verilog、限制模塊ThedesignofcontrolsystemofelevatorbasedonFPGAAbstract:ThisdesignintroducedthedesignoffourlayerelevatorcontrolsystembasedonFPGA.ThesystemadoptstheAlteracompany'sCycloneseriesFPGAchipEP2C5T144asthemaincontrolchip,usingVerilog-HDLprogramming,toachievecontroloftheelevatorintelligent,simulationresultsshowthat,theriseandfalloftherequest,floordisplay,keyoperationstateofelevatordoordisplay,indicating,overloadalarmfunction.Thedesignusesthemodularprogramming,upgradecanbearbitrarymultilayerelevatorsystem,hasstrongadaptabilityandpracticabilityKeywords:elevatorcontrol、FPGA、Verilog、controlmodule引言隨著社會(huì)的發(fā)展,電梯的運(yùn)用越來(lái)越普遍,對(duì)電梯功能的要求也不斷提高,其相應(yīng)限制方式也在不斷發(fā)生變更。電梯的微機(jī)化限制主要有:PLC限制、單板機(jī)限制單片機(jī)限制、單微機(jī)限制、多微機(jī)限制和人工智能限制等。隨著專(zhuān)用集電路ASIC設(shè)計(jì)技術(shù)和EDA技術(shù)的發(fā)展,可編程邏輯器件的廣泛運(yùn)用,為數(shù)字系統(tǒng)設(shè)計(jì)帶來(lái)了革命性的變更,變更了傳統(tǒng)的電路設(shè)計(jì)中運(yùn)用的芯片多、電路困難、出現(xiàn)問(wèn)題不易查找、不易進(jìn)行功能擴(kuò)展的缺點(diǎn)。本設(shè)計(jì)運(yùn)用FPGA器件作為主限制芯片,采納Verilog-HDL語(yǔ)言設(shè)計(jì)一個(gè)四樓層單個(gè)載客箱的電梯限制系統(tǒng),設(shè)計(jì)采納模塊化設(shè)計(jì),便于修改和升級(jí),可稍加改進(jìn),實(shí)現(xiàn)多層電梯限制。1電梯限制系統(tǒng)總體設(shè)計(jì)1.1電梯限制系統(tǒng)硬件結(jié)構(gòu)電梯限制系統(tǒng)硬件結(jié)構(gòu)如圖1所示。FPGAFPGA控制器電梯內(nèi)外懇求信號(hào)樓層傳感器傳感器檢測(cè)電路重啟、超載信號(hào)等開(kāi)關(guān)門(mén)電路電機(jī)驅(qū)動(dòng)電路顯示電路其他電路圖1系統(tǒng)硬件結(jié)構(gòu)框圖該統(tǒng)主要由FPGA限制器、各輸入信號(hào)模塊、輸出驅(qū)動(dòng)模塊組成。FPGA限制模塊的輸入信號(hào)有:電梯內(nèi)外懇求信號(hào)、樓層到達(dá)信號(hào)、重啟超載報(bào)警等信號(hào);其輸出信號(hào)分別驅(qū)動(dòng)顯示電路、電梯開(kāi)關(guān)門(mén)電路、電機(jī)驅(qū)動(dòng)電路、以及其他如報(bào)警電路等。FPGA限制模塊是本設(shè)計(jì)的核心。2FPGA限制器的模塊設(shè)計(jì)與實(shí)現(xiàn)FPGA限制編程主要由六個(gè)模塊組成:按鍵懇求模塊、狀態(tài)限制模塊、電機(jī)驅(qū)動(dòng)模塊、顯示及報(bào)警模塊、開(kāi)關(guān)門(mén)控模塊、分頻模塊。2.1按鍵懇求模塊該模塊的接口信號(hào)如表1所示,(1)利用鎖存器對(duì)輸入的懇求信號(hào)進(jìn)行存儲(chǔ),當(dāng)懇求滿(mǎn)意后清0。為了數(shù)據(jù)表示便利,本設(shè)計(jì)的后綴0~3分別表示1~4層。(2)依據(jù)電梯的運(yùn)行狀態(tài),依據(jù)方向優(yōu)先、循環(huán)執(zhí)行的原則,在懇求信號(hào)中提取電梯下一站的樓層信號(hào)并輸出。如目前樓層為2層,狀態(tài)為升,那么推斷優(yōu)先級(jí)為:p2/up2→p3/down3→down2→down1→p0/up0。(3)當(dāng)無(wú)懇求信號(hào)時(shí),下一站樓層為0。2．2狀態(tài)限制模塊本模塊是系統(tǒng)設(shè)計(jì)的核心限制模塊。把電梯運(yùn)行劃分為4個(gè)狀態(tài),分別為:上升、下降、停止、空閑。限制系統(tǒng)的狀態(tài)轉(zhuǎn)換圖如圖3所示。系統(tǒng)重啟時(shí)(res=1),進(jìn)入空閑狀態(tài)(Idle),空閑狀態(tài)下,輸出信號(hào)posit=up=down=open=0,當(dāng)輸入信號(hào)goto為0時(shí),保持空閑狀態(tài);當(dāng)goto信號(hào)不為0時(shí),進(jìn)入上升狀態(tài)(Stop)。當(dāng)?shù)谝粚由仙盘?hào)觸發(fā)時(shí),進(jìn)入停止?fàn)顟B(tài)。停止?fàn)顟B(tài)下,open信號(hào)上升沿觸發(fā)電梯開(kāi)門(mén);up=down=0,posit=goto。在電梯開(kāi)門(mén)延時(shí)期間(dooropen=1),保持停止?fàn)顟B(tài);當(dāng)電梯門(mén)關(guān)上時(shí)(dooropen=0),推斷下一站樓層,若大于目前樓層,進(jìn)入上升狀態(tài),若小于目前樓層,進(jìn)入下降狀態(tài)。上升狀態(tài)下,up=1,updown=01,posit=goto,觸發(fā)電機(jī)限制模塊拖拽電機(jī)上升。樓層達(dá)到信號(hào),使系統(tǒng)進(jìn)入停止?fàn)顟B(tài)。下降狀態(tài)同理。電機(jī)限制模塊本模塊輸入信號(hào)有:上升觸發(fā)信號(hào)(up)、下降觸發(fā)信號(hào)(down)、所在樓層(posit)以及下一站樓層(goto),輸出信號(hào):4個(gè)位不同相位的電機(jī)驅(qū)動(dòng)信號(hào)。模塊由升降信號(hào)觸發(fā),經(jīng)電機(jī)狀態(tài)限制器,產(chǎn)生4個(gè)相位的電機(jī)驅(qū)動(dòng)信號(hào)P,輸出至電機(jī)驅(qū)動(dòng)電路,其頻率確定電機(jī)轉(zhuǎn)動(dòng),其相位確定電機(jī)的轉(zhuǎn)動(dòng)方向。P的各頻率信號(hào)由分頻器模塊供應(yīng)。2.4顯示模塊本模塊功能用于電梯所在樓層(posit)、電梯運(yùn)行狀態(tài)(updown)的七段碼顯示或LED顯示。以及超載信號(hào)(over)的報(bào)警和顯示。2.5門(mén)控模塊本模塊用來(lái)限制電梯門(mén)狀態(tài),由輸入門(mén)控信號(hào)open信號(hào)觸發(fā)開(kāi)門(mén)(doorstat=1),經(jīng)過(guò)延時(shí),電梯門(mén)自動(dòng)閉合(doorstat=0)。所超載(over=1),則電梯門(mén)不閉合,電梯保持開(kāi)門(mén)狀態(tài),直到超載信號(hào)清除。2.6分頻模塊分頻模塊用來(lái)對(duì)系統(tǒng)時(shí)鐘信號(hào)分頻,產(chǎn)生向電機(jī)限制模塊供應(yīng)的各頻率信號(hào)。3仿真驗(yàn)證本設(shè)計(jì)頂層采納模塊化設(shè)計(jì),各模塊采納Verilog-HDL硬件描述語(yǔ)言。自頂向下的設(shè)計(jì)方式,便于程序查錯(cuò)、升級(jí)、改進(jìn),本設(shè)計(jì)稍加修改,即可實(shí)現(xiàn)隨意樓層電梯限制。對(duì)所設(shè)計(jì)程序進(jìn)行分析、編譯、綜合、布線(xiàn)后產(chǎn)生的電路進(jìn)行功能仿真和時(shí)序仿真,均可獲得符合設(shè)計(jì)要求的邏輯值。時(shí)序仿真波形如圖4所示。由圖4可以看出:限制器始終能有效存儲(chǔ)各樓層懇求信號(hào),能依據(jù)方向優(yōu)先、循環(huán)次序執(zhí)行各樓層懇求。各信號(hào)狀態(tài)符合設(shè)計(jì)要求。信號(hào)延時(shí)為10ns級(jí),在允許范圍內(nèi)。本設(shè)計(jì)硬件實(shí)現(xiàn)采納康芯KX_7CH最小系統(tǒng)版。程序經(jīng)引腳鎖定并編程下載到器件,經(jīng)測(cè)試,邏輯完全正確,達(dá)到設(shè)計(jì)要求。4結(jié)論基于FPGA的數(shù)字電路設(shè)計(jì)方式在牢靠性、體積、成本上的優(yōu)勢(shì)是巨大的,它已經(jīng)成為實(shí)現(xiàn)數(shù)字電路的主要手段之一。本文設(shè)計(jì)的四層電梯限制器,稍加改進(jìn)即適合于隨意樓層,敏捷性強(qiáng),運(yùn)行牢靠,具有很強(qiáng)的適應(yīng)性和好用性。參考文獻(xiàn)[1]張漢杰.現(xiàn)代電梯限制技術(shù)[M].哈爾濱:哈爾濱工業(yè)高校出版社,2006.[2]王子文,駱建華.電梯PLC限制策略及其程序設(shè)計(jì)[J].起重運(yùn)輸機(jī)械,2006(7):14-17.[3]賀敬凱,