《數(shù)字電路與邏輯設計》綜合練習題及解答第一部分習題一、填空1.將十進制數(shù)轉換成等值的二進制數(shù)、十六進制數(shù)。(51.62510=(2=(162.(199710=(余3BCD=(8421BCD3.(BF.516=(24.一位二進制數(shù)只有2個數(shù),四位二進制數(shù)有個數(shù);為計64個數(shù),需要位二進制數(shù)。5.二進制數(shù)(1101.10112的等值八進制數(shù)是(8。6.二進制數(shù)(1101.1012的等值十進制數(shù)是(10。7.欲對100個對象進行二進制編碼,則至少需要(位二進制數(shù)。8.二進制數(shù)為000000~111111能代表(個十進制整數(shù)。9.為將信息碼10110010配成奇校驗碼,其配奇位的邏輯值為;為將信息碼01101101配成偶校驗碼,其配偶位的邏輯值為。10.格雷碼的特點是。11.n變量函數(shù)的每一個最小項有個相領項。12.當ji≠時,同一邏輯函數(shù)的兩個最小項jimm?=(。13.n變量的邏輯函數(shù),im為最小項,則有∑-=1

20niim=(。14.邏輯函數(shù)DCBAF++=的反函數(shù)F=(。15.邏輯函數(shù)(CBAF+=的對偶函數(shù)F'是(。16.多變量同或運算時,=0,則ix=0的個數(shù)必須為(。17.邏輯函數(shù)ABCBAF⊕⊕=1,,(的最小項表達式為,,(CBAF=(。18.邏輯函數(shù)14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=mDCBAF的最簡與或式為F=(。19.邏輯函數(shù)((,,(CBACBACBAF++++=的最簡與或式為(。20.巳知函數(shù)的對偶式BCDCBADCBAF++=',,,(,則它的原函數(shù)F=(。*****21.正邏輯約定是(、(。22.雙極型三極管由截止狀態(tài)過渡到飽和狀態(tài)所需的過渡時間稱為時間,它由時間和時間兩部分組成,可用等式描述。23.雙極型三極管由飽和狀態(tài)過渡到截止狀態(tài)所需的過渡時間稱為時間,它由時間和時間兩部分組成,可用等式描述。24.三極管反相器(或與非門帶灌電流負載時,負載電流的方向是從,此時反相器(或與非門輸出電平。25.三極管反相器(或與非門帶拉電流負載時,負載電流的方向是從,此時反相器(或與非門輸出電平。26.輸入端的噪聲容限說明。噪聲容限越大說明該門的。27.TTL與非門的導通延遲時間用表示,是截止延遲時間。平均傳輸延遲時間tpd=。28.兩個OC門的輸出端(F1和F2可以,后的輸出F與F1、F2之間的邏輯關系是,并稱這種連接的邏輯關系為邏輯。29.三態(tài)門的輸出有三種狀態(tài),分別為:態(tài),態(tài)和態(tài)。30.CMOS門電路的兩種基本單元電路是:管和管串接的與管和管并接的。31.ECL電路的抗干擾能力(填高或低,其工作速度在各種集成電路中(填最高或最低。32.在TTL與CMOS、ECL電路連接問題上,為了保證電路能夠正常工作,主要需解決的問題就是和問題。*********************************33.組合電路在邏輯功能上的特點是:。

34.組合電路在電路結構上的特點是:。35.觸發(fā)器的基本性質是。36.同步觸發(fā)器和主從邊沿觸發(fā)器的根本區(qū)別在于,。37.與非門組成的基本觸發(fā)器具有記憶能力的根本原因是由于。38.JK觸發(fā)器在任意狀態(tài)下,為使次態(tài)為“0”,應使J,K=。39.T觸發(fā)器是一種觸發(fā)器,當T=1時;T=0時。40.主從觸發(fā)器只在CP沿改變狀態(tài),而維持阻塞觸發(fā)器只在CP沿改變狀態(tài)。同步觸發(fā)器在CP=時均可改變狀態(tài)。*******************************41.時序電路按時鐘脈沖的驅動情況可以分成和兩大類。42.計數(shù)器是一種能的時序電路。43.n位同步二進制加計數(shù)器的構成方法是:將n個無空翻的觸發(fā)器分別接成觸發(fā)器,使T=,進位CO=,計數(shù)脈沖CP直接接觸發(fā)器的CP端。44.移存器的串入—并出功能可以實現(xiàn)。45.設移位脈沖(CP頻率為1MHz,某串行碼經(jīng)16級移存器串入—串出后,其延時時間為。二、選擇題:

1.等于(36.710的8421BCD編碼是(。A.0110110.101B.0011110.1110C.00110110.0111D.110110.1112.(6B.216等值二進制數(shù)是(。A.1101011.001B.01101010.01C.11101011.01D.01100111.013.若輸入變量A,B全為1時,輸出F=0,則其輸出與輸入的關系是(。A.異或B.同或C.與非D.或非4.在何種情況下,“或非”運算的結果是邏輯“0”。(A.全部輸入為“0”B.全部輸入為“1”C.任一輸入為“0”,其他輸入為“1”D.任一輸入為“1”

5.∑=15,14,10,9,8,4,3,2(1F,DACCBADCBAABCCBAF++++=2,它們的邏輯關系是(。A.21FF=B.21FF=C.021=+FFD.1F和2F互為對偶式6.數(shù)字信號和模擬信號的不同之處是(A.數(shù)字信號在大小上不連續(xù),時間上連續(xù),而模擬信號則相反。B.數(shù)字信號在大小上連續(xù),時間上不連續(xù),而模擬信號則相反。C.數(shù)字信號在大小和時間上均不連續(xù),而模擬信號則相反。D.數(shù)字信號在大小和時間上均連續(xù),而模擬信號則相反。7.已知F=CDABC+,選出下列(可以肯定使F=0的情況:A.A=0,BC=1B.B=1,C=1B.C=1,D=0D.BC=1,D=18.一四輸入端與非門,使其輸出為0的輸入變量取值組合有(種。A.15B.8

B.7D.19.已知二變量輸入邏輯門的輸入A、B和輸出F的波形如圖所示,判斷是(邏輯門的波形。A.與非門B.異或門C.同或門D.無法判斷10.一個16選1的數(shù)據(jù)選擇器(十六路數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入端有(。A.1個B.2個C.4個D.8個11.摩爾型時序電路的輸出(.A.僅同當前外輸入有關B.僅同電路內部狀態(tài)有關C.既與外輸入也與內部狀態(tài)有關D.與外輸入和內部狀態(tài)都無關12.n個觸發(fā)器構成的扭環(huán)計數(shù)器中,無效狀態(tài)有(個。A.nB.n2AFBC.12-nD.nn22-13.一位842lBCD碼計數(shù)器至少需要(個觸發(fā)器。A.3B.4C.5D.1014.時序邏輯電路中一定包含。A.觸發(fā)器B.組合邏輯電路C.移位寄存器D.譯碼器15.由集電極開路門構成的邏輯電路如圖所示,則它所完成的邏輯功能是F=(

。A.A⊕BB.BA⊕C.ABBA+D.ABBA?三、分析設計題1.用代數(shù)法化簡函數(shù)F=A+CD+B+BAD為最簡與或表達式2.將函數(shù)式F=AB+BC+AC化為最小項表達式3.直接寫出函數(shù)F=A+EDCB++的對偶式F',并用反演規(guī)則寫出其反演式F4.試寫出下列卡諾圖的最小項表達式,并用卡諾圖法求其最簡與或式5.用卡諾圖法化簡為最簡與或式F=ABC+AD+D(B+C+AC+AD6.用卡諾圖法化簡為最簡與或式F=∑∑,,(+,,,,,,(1187φ151096320ABABF7.化簡邏輯函數(shù)DACDEBDBAF+++=8.卡諾圖法化簡函數(shù)∑=13,12,9,8,7,6,5,3,2,1(,,,(1mDCBAY為最簡與或式。四、分析題1.CMOS線路圖如圖所示,寫出F的邏輯式,說明它是何種門電路。2.電路如圖所示,試對應于A、B、C端的波形畫出該電路的輸出波形。3.分析如下邏輯圖,求出Y1、Y2的邏輯式,列出真值表,指出邏輯功能。4.設A、B、C為邏輯變量,試回答:(l若已知A+B=A+C,則B=C,對嗎?(2若已知AB=AC,則B=C,對嗎?(3若已知???=+=+ACABCAB則AB=C,對嗎?5.TTL門電路組成圖(a~(c所示的電路。試寫出函數(shù)F1,F2,F3的邏輯表達式。YABCFDDABY1Y2AB五、分析設計題1.試分析圖中所示組合邏輯電路,B、C為控制輸入端,A3A2A1A0為數(shù)據(jù)輸入端。說明該電路具有哪幾種邏輯功能。2.用與非門設計一個組合邏輯電路,完成如下功能:只有當三個裁判(包括裁判長,或一個裁判長和另一個裁判認為杠鈴已舉起并符合標準時,按下按鍵,使燈亮(或鈴響,表示此次舉重成功,否則,就表示舉重失敗。3.某組合邏輯電路如圖所示,分析該電路實現(xiàn)的邏輯功能。1CA2CAABF3CAB(a(b(cBCYCBA4.下圖中片0-4均為譯碼器,指出當輸入代碼為A4A3A2A1A0=10101時,片0-3中的5.6.分析如下電路,寫出邏輯式,列出真值表,指出邏輯功能。CBAF1F2CYC7.用一個四選一數(shù)據(jù)選擇器設計實現(xiàn)下述邏輯功能的組合電路。8.用8選1數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)F=(2,4,5,7。9.試用下圖所示的4選1數(shù)據(jù)選擇器設計一組合電路。從電路的輸入端(A、B、C、D輸入余3BCD碼,輸出為F。當輸入十進制數(shù)碼0、2、4、5、7的對應余3BCD碼時,F=1;輸入其它余3BCD碼時,F=0。(輸入端允許用反變量10.用數(shù)據(jù)選擇器組成的電路如圖所示。試寫出該電路輸出函數(shù)的邏輯表達式。YSY六.分析設計題1.試畫出如下邏輯電路的P端輸出波形,要求對應CP輸入時鐘和A輸入波形畫出輸出波形P。已知維持阻塞D觸發(fā)器的初始狀態(tài)為“1”(忽略觸發(fā)器的傳輸延遲時間。2.由主從JK觸發(fā)器組成的邏輯電路如下圖所示,試對應CP波形畫出Q的波形。(設觸發(fā)器的初始態(tài)為“0”,且畫圖時忽略觸發(fā)器的延遲時間。3.邏輯電路及CP、A的電壓波形如下圖所示,試畫出Q的波形。(設觸發(fā)器的初始態(tài)為“1”,且不考慮器件的傳輸延遲時間。CD"1"Y四選一數(shù)據(jù)選擇器CPQAPPCPA4.設TTL主從JK觸發(fā)器的初態(tài)為“0”,輸入端的信號如圖所示,畫出輸出端Q的波形。5.已知維持阻塞D觸發(fā)器組成的電路,輸入端的信號如圖所示。(1寫出Q端的表達式。(2說明B端的作用。(3畫出輸出端Q的波形。七.分析設計題1.74LS161組成的時序邏輯電路如下圖所示,請對應CP波形畫出輸出Q0Q1Q2Q3的波形。ABQQCPA