第四章組合邏輯電路14.1概述一、組合邏輯電路的特點邏輯電路一、組合邏輯電路的特點從功能上從電路結構上任意時刻的輸出僅取決于該時刻的輸入不含記憶（存儲）元件二、邏輯功能的描述組合邏輯電路組合邏輯電路的框圖4.2組合邏輯電路的分析與設計4.2.1組合邏輯電路分析方法組合邏輯電路邏輯表達式最簡表達式真值表確定電路功能推導化簡列表分析【例1】分析如圖所示電路的邏輯功能。解：（1）由G1，G2，G3各個門電路的輸入、輸出關系，推出整個組合邏輯電路的表達式：1&1oZ1Z2ABCG1G2G3F（2）對該函數(shù)表達式進行化簡：（3）根據(jù)化簡后的函數(shù)表達式，列出真值表。ABC

Z1

Z2F000001010011100101110111

010000000000001010000001（4）由真值表分析組合邏輯電路的邏輯功能，當A、B、C三個輸入一致時，輸出為“1”，否則為“0”。所以該電路具有檢測“輸入不一致”的功能，也稱“不一致電路”。ABC

Z1

Z2F000001010011100101110111

010000000000001010000001例2分析如圖所示邏輯電路的功能。1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達式2.列寫真值表。10010110111011101001110010100000CBA001111003.確定邏輯功能：解：輸入變量的取值中有奇數(shù)個1時，L為1，否則L為0,電路具有為奇校驗功能。如要實現(xiàn)偶校驗，電路應做何改變？例3

試分析下圖所示組合邏輯電路的邏輯功能。解：1、根據(jù)邏輯電路寫出各輸出端的邏輯表達式，并進行化簡和變換。X=A2、列寫真值表X=A真值表

1

1

1

0

1

1

1

0

1

0

0

1

1

1

0

0

1

0

1

0

0

0

0

0

Z

Y

X

C

B

A000011110011110001011010這個電路邏輯功能是對輸入的二進制碼求反碼。最高位為符號位，0表示正數(shù)，1表示負數(shù)，正數(shù)的反碼與原碼相同；負數(shù)的數(shù)值部分是在原碼的基礎上逐位求反。3、確定電路邏輯功能真值表

1

1

1

0

1

1

1

0

1

0

0

1

1

1

0

0

1

0

1

0

0

0

0

0

Z

Y

X

C

B

A000011110011110001011010【課堂練習】分析下圖所示電路的邏輯功能。&1&oZ1Z2ABCG1G2G3F根據(jù)化簡后的函數(shù)表達式，列出真值表，說明電路實現(xiàn)什么功能。一、組合邏輯電路的設計：根據(jù)實際邏輯問題，求出所要求邏輯功能的最簡單邏輯電路。二、組合邏輯電路的設計步驟邏輯抽象：根據(jù)實際邏輯問題的因果關系，分析確定輸入/輸出變量；定義邏輯狀態(tài)的含意（賦值）；根據(jù)邏輯描述列出真值表。由真值表寫出函數(shù)式選定器件類型，簡化和變換邏輯表達式：對邏輯式化簡（用門）公式變形畫出邏輯電路圖工藝設計4.2.2組合邏輯電路的設計方法設計舉例設計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路如果信號燈出現(xiàn)故障，Z為1RAGZ1.抽象輸入變量:

紅（R）、黃（A）、綠（G）輸出變量：故障信號（Z）2.寫出邏輯表達式輸入變量輸出RAGZ00010010010001111000101111011111設計舉例：設計舉例：3.選用小規(guī)模集成門電路4.卡諾圖化簡5.畫出邏輯圖圖4.2.4與門、或門圖4.2.5與非門例

某火車站有特快、直快和慢車三種類型的客運列車進出，試用兩輸入與非門和反相器設計一個指示列車等待進站的邏輯電路，3個指示燈一、二、三號分別對應特快、直快和慢車。列車的優(yōu)先級別依次為特快、直快和慢車，要求當特快列車請求進站時，無論其它兩種列車是否請求進站，一號燈亮。當特快沒有請求，直快請求進站時，無論慢車是否請求，二號燈亮。當特快和直快均沒有請求，而慢車有請求時，三號燈亮。解：1、邏輯抽象。輸入信號:I0、I1、I2分別為特快、直快和慢車的進站請求信號且有進站請求時為1，沒有請求時為0。輸出信號:L0、L1、L2分別為3個指示燈的狀態(tài)，且燈亮為1，燈滅為0。輸入輸出I0I1I2L0L1L20000001××10001×010001001根據(jù)題意列出真值表(2)寫出各輸出邏輯表達式。L0=I0

輸入輸出I0I1I2L0L1L20000001××10001×010001001真值表2、根據(jù)真值表寫出各輸出邏輯表達式。L0=I0

3、根據(jù)要求將上式變換為與非形式

4、根據(jù)輸出邏輯表達式畫出邏輯圖。例

試設計一個碼轉(zhuǎn)換電路，將4位格雷碼轉(zhuǎn)換為自然二進制碼?？梢圆捎萌魏芜壿嬮T電路來實現(xiàn)。解：(1)明確邏輯功能，列出真值表。設輸入變量為G3、G2、G1、G0為格雷碼，當輸入格雷碼按照從0到15遞增排序時，可列出邏輯電路真值表輸出變量B3、B2、B1和B0為自然二進制碼。0111010001100101010101110100011000110010001000110001000100000000B3

B2

B1

B0G3

G2

G1

G0輸出輸入1111100011101001110110111100101010111110101011111001110110001100B3

B2

B1

B0G3

G2

G1

G0輸出輸入邏輯電路真值表(2)畫出各輸出函數(shù)的卡諾圖，并化簡和變換。33GB==2B+2G3G2G3G+2G3G1B=1G+2G3G1G2G3G1G+2G3G1G=(2G3G)+2G3G1G+2G3G)+2G3G1G=?3G2G?1G0B=?3G2G?1G?0G(3)根據(jù)邏輯表達式，畫出邏輯圖問題提出真值表邏輯表達式化簡變換邏輯圖分析歸納化簡畫圖

組合邏輯電路的設計一、組合邏輯電路的一般設計方法根據(jù)實際問題設計邏輯電路

【例題1】設計一個三人投票表決器，三個投票人分別為A、B、C，按規(guī)定只要二人以上同意才能通過。解：第一步：由邏輯關系列出真值表首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C同意時為“1”，不同意為“0”。輸出是F，輸出為“1”表示通過(多數(shù)贊成)，為“0”表示不通過。真值表第二步：由真值表寫出邏輯函數(shù)表達式第三步：化簡邏輯函數(shù)表達式◆法1：用卡諾圖化簡要求用與非門實現(xiàn)◆法二：用代數(shù)法化簡如下&&&&ABCY第四步：根據(jù)化簡后的表達式畫邏輯電路圖

F【例題2】某汽車駕駛員培訓班進行結業(yè)考試。有三名評判員，其中A為主評判員，B、C為副評判員。評判時按少數(shù)服從多數(shù)原則，但若主評判認為合格，也可通過。試用與非門構成邏輯電路實現(xiàn)評判的規(guī)定。解：（1）根據(jù)邏輯設計要求，設定三個輸入變量A、B、C，并規(guī)定取值為0，1的含義如下：主評判A意見：副評判B意見：A＝1認為合格A＝0認為不合格B＝1認為合格B＝0認為不合格副評判C意見：C＝1認為合格C＝0認為不合格Y＝1認為通過Y＝0認為不通過設輸出變量Y：（2）列真值表真值表（3）根據(jù)真值表寫出邏輯表達式（4）用卡諾圖化簡（5）畫出邏輯電路圖【題4.6】P210有一水箱由大、小兩臺水泵ML和MS供水，如圖所示。水箱中設置了3個水位檢測元件A、B、C。水面低于檢測元件時，檢測元件給出高電平；水面高于檢測元件時，水面給出低電平。現(xiàn)要求水位超過C點時水泵停止工作；水位低于C點而高于B點時MS單獨工作；水位低于B點而高于A點時ML單獨工作；水位低于A點時ML和MS同時工作。試用門電路設計一個控制兩臺水泵的邏輯電路，要求電路盡量簡單。

邏輯抽象：

A：水位高于A點為0，反之為1B：水位高于B點為0，反之為1C：水位高于C點為0，反之為1MS：工作為1，反之為0ML：工作為1，反之為0▲解：(1)根據(jù)工程問題抽象出邏輯問題，并作出邏輯規(guī)定(即邏輯賦值)

設：輸入變量為A、B、C，輸出變量為MS、ML。

A：水位高于A點為0，反之為1B：水位高于B點為0，反之為1C：水位高于C點為0，反之為1MS：工作為1，反之為0ML：工作為1，反之為0（2）列出邏輯真值表▲A

B

CMS

ML0

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

10

01

0×

×0

1×

××

××

×1

1真值表真值表中的為約束項，A

B

CMS

ML0

0

00

0

10

1

00

1

11

0

01

0

11

1

01

1

10

01

0×

×0

1×

××

××

×1

1真值表（3）利用卡諾圖化簡：010×××1×00

01

11

1001ABCMS001×××1×00

01

11

1001ABCML（4）畫邏輯電路圖1&1OMSABCML例2分析如圖所示邏輯電路的功能。1.根據(jù)邏輯圖寫出輸出函數(shù)的邏輯表達式2.列寫真值表。10010110111011101001110010100000CBA001111003.確定邏輯功能：解：輸入變量的取值中有奇數(shù)個1時，L為1，否則L為0,電路具有為奇校驗功能。如要實現(xiàn)偶校驗，電路應做何改變？4.3若干常用組合邏輯電路4.3.1編碼器4.3.2譯碼器/數(shù)據(jù)分配器4.3.3數(shù)據(jù)選擇器4.3.4數(shù)值比較器4.3.5算術運算電路1、)編碼器(Encoder)的概念與分類編碼：賦予二進制代碼特定含義的過程稱為編碼，將輸入的每個高/低電平信號變成一個對應的二進制代碼。如：8421BCD碼中，用1000表示數(shù)字8如：ASCII碼中，用1000001表示字母A等編碼器：具有編碼功能的邏輯電路。4.3.1編碼器能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。

如8線-3線編碼器：將8個輸入的信號分別編成8個3位二進制數(shù)碼輸出。如BCD編碼器：將10個編碼輸入信號分別編成10個4位碼輸出。編碼器的邏輯功能：1、)編碼器(Encoder)的概念與分類編碼器的分類：普通編碼器和優(yōu)先編碼器。普通編碼器：任何時候只允許輸入一個有效編碼信號，否則輸出就會發(fā)生混亂。優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當同時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預先設定的優(yōu)先級別，只對其中優(yōu)先權最高的一個進行編碼。1、)編碼器(Encoder)的概念與分類二進制編碼器的結構框圖普通二進制編碼器1、編碼器的工作原理

I0

I1

Yn-1

Y0

Y1

1n2-I二進制

編碼器

2n個

輸入

n位二進制碼輸出

4線─2線普通二進制編碼器(設計)

特點：任何時刻只允許輸入一個編碼信號。1000010000100001Y0Y1I3I2I1I0

（2）邏輯功能表設：編碼器的輸入為高電平有效。（a）邏輯框圖4輸入二進制碼輸出11011000一、普通編碼器該電路是否可以再簡化？(2.)鍵盤輸入8421BCD碼編碼器（分析）代碼輸出使能標志編碼輸入

輸入輸出S0S1S2S3S4S5S6S7S8S9ABCDGS

111111111100000

111111111010011

111111110110001

111111101101111

111111011101101

111110111101011

111101111101001

111011111100111

110111111100101

101111111100011

011111111100001

該編碼器為輸入低電平有效2.鍵盤輸入8421BCD碼編碼器功能表

當所有的輸入都為1時，Y1Y0=？Y1Y0=00無法輸出有效編碼。結論：普通編碼器不能同時輸入兩個已上的有效編碼信號I2=I3=1,I1=I0=0時，Y1Y0=？Y1Y0=00普通編碼器特點：任何時刻只允許輸入一個編碼信號。例：3位二進制普通編碼器輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111P168圖4.3.1利用無關項化簡，得：優(yōu)先編碼器的提出：

實際應用中，經(jīng)常有兩個或更多輸入編碼信號同時有效。必須根據(jù)輕重緩急，規(guī)定好這些外設允許操作的先后次序，即優(yōu)先級別。識別多個編碼請求信號的優(yōu)先級別，并進行相應編碼的邏輯部件稱為優(yōu)先編碼器。特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權最高的一個進行編碼。優(yōu)先編碼器(2)優(yōu)先編碼器線(4─2線優(yōu)先編碼器)（設計）（1）列出功能表輸入輸出I0I1I2I3Y1Y0100000×10001××1010×××111高低（2）寫出邏輯表達式（3）畫出邏輯電路（略）輸入編碼信號高電平有效，輸出為二進制代碼輸入編碼信號優(yōu)先級從高到低為I0I3~輸入為編碼信號I3

I0輸出為Y1Y03321IIIY+=33210IIIIY+=特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權最高的一個進行編碼。例：8線-3線優(yōu)先編碼器（設I7優(yōu)先權最高…I0優(yōu)先權最低）輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X100000000110000000000低電平有效實例：

74HC148

圖4.3.3選通信號選通信號S’是選通輸入端（使能端）

S’=0，工作S’=1，停止，輸出全1｛附

加

輸

出

信

號為0時，電路工作無編碼輸入為0時，電路工作有編碼輸入輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110’狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)附加輸出信號的狀態(tài)及含意Ys’:在級聯(lián)應用時，高位片的Ys’端與低位片的S’選通輸入端（使能端）連接起來，可擴展編碼功能控制端擴展功能舉例：例： 用兩片8線-3線優(yōu)先編碼器

16線-4線優(yōu)先編碼器其中，的優(yōu)先權最高···狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)第一片為高優(yōu)先權只有(1)無編碼輸入時，(2)才允許工作：利用(1)的Ys‘連接(2)的選通輸入S’即可。第(1)片時表示對的編碼低3位輸出應是兩片的輸出的“與非”輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110’思考：為何74HC148(1)使能端接地？為何74HC148(1)的YS’去控制74HC148(2)的使能端？優(yōu)先編碼器CD4532的示意框圖、引腳圖2集成電路編碼器CD4532電路圖

優(yōu)先編碼器CD4532功能表輸入輸出EII7I6I5I4I3I2I1I0Y2Y1Y0GSEOL××××××××LLLLLHLLLLLLLLLLLLHHH×××××××HHHHLHLH××××××HHLHLHLLH×××××HLHHLHLLLH××××HLLHLHLLLLH×××LHHHLHLLLLLH××LHLHLHLLLLLLH×LLHHLHLLLLLLLHLLLHL為什么要設計GS、EO輸出信號？用二片CD4532構成16線-4線優(yōu)先編碼器,其邏輯圖如下圖所示，試分析其工作原理。。00

00000無編碼輸出0。11

00000若無有效電平輸入

0111那塊芯片的優(yōu)先級高？1若有效電平輸入。10

10000若有效電平輸入

1111譯碼器的分類：

譯碼：譯碼是編碼的逆過程，它能將二進制碼翻譯成代表某一特定含義的信號.(即電路的某種狀態(tài)，如高、低電平信號)

1譯碼器的概念與分類譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。唯一地址譯碼器代碼變換器將一系列代碼轉(zhuǎn)換成與之一一對應的有效信號。將一種代碼轉(zhuǎn)換成另一種代碼。二進制譯碼器二—十進制譯碼器顯示譯碼器常見的唯一地址譯碼器：4.3.2

譯碼器/數(shù)據(jù)分配器2線-4線譯碼器的邏輯電路(分析）

LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表（1.）二進制譯碼器n個輸入端使能輸入端2n個輸出端設輸入端的個數(shù)為n，輸出端的個數(shù)為M則有M=2n2、集成電路譯碼器(a)74HC139集成譯碼器

(1.)二進制譯碼器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表邏輯符號說明邏輯符號框外部的符號，表示外部輸入或輸出信號名稱，字母上面的“—”號說明該輸入或輸出是低電平有效。符號框內(nèi)部的輸入、輸出變量表示其內(nèi)部的邏輯關系。在推導表達式的過程中，如果低有效的輸入或輸出變量上面的“—”號參與運算，則在畫邏輯圖或驗證真值表時，注意將其還原為低有效符號。E1

A

11

1

&&&&Y0Y1Y2Y3A0Y0Y2Y1Y3EA

1A0(b)74HC138(74LS138)集成譯碼器引腳圖邏輯圖74HC138集成譯碼器邏輯圖74HC138集成譯碼器功能表LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A0LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A01、已知下圖所示電路的輸入信號的波形試畫出譯碼器輸出的波形。譯碼器的應用2、譯碼器的擴展用74X139和74X138構成5線-32線譯碼器~3線–8線譯碼器的~

含三變量函數(shù)的全部最小項。Y0Y7基于這一點用該器件能夠方便地實現(xiàn)三變量邏輯函數(shù)。3、用譯碼器實現(xiàn)邏輯函數(shù)。...當E3=1，E2=E1=0時用一片74HC138實現(xiàn)函數(shù)首先將函數(shù)式變換為最小項之和的形式在譯碼器的輸出端加一個與非門，即可實現(xiàn)給定的組合邏輯函數(shù).

舉例例：利用74HC138設計一個多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：數(shù)據(jù)分配器：相當于多輸出的單刀多擲開關，是一種能將從數(shù)據(jù)分時送到多個不同的通道上去的邏輯電路。數(shù)據(jù)分配器示意圖用74HC138組成數(shù)據(jù)分配器用譯碼器實現(xiàn)數(shù)據(jù)分配器

010當ABC=010時，Y2=DCBA輸入輸出E3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7LLXXXXHHHHHHHHHLDLLLDHHHHHHHHLDLLHHDHHHHHHHLDLHLHHDHHHHHHLDLHHHHHDHHHHHLDHLLHHHHDHHHHLDHLHHHHHHDHHHLDHHLHHHHHHDHHLDHHHHHHHHHHD74HC138譯碼器作為數(shù)據(jù)分配器時的功能表

集成二–十進制譯碼器－7442功能：將8421BCD碼譯成為10個狀態(tài)輸出。功能表十進制數(shù)BCD輸入輸出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90LLLLLHHHHHHHHH1LLLHHLHHHHHHHH2LLHLHHLHHHHHHH3LLHHHHHLHHHHHH4LHLLHHHHLHHHHH5LHLHHHHHHLHHHH6LHHLHHHHHHLHHH7LHHHHHHHHHHLHH8HLLLHHHHHHHHLH9HLLHHHHHHHHHHL對于BCD代碼以外的偽碼（1010～1111這6個代碼）Y0～Y9均為高電平。（2）集成二–十進制譯碼器——7442顯示譯碼器

1.七段顯示譯碼器（1）最常用的顯示器有：半導體發(fā)光二極管和液晶顯示器。共陽極顯示器共陰極顯示器abcdfge顯示器分段布局圖abcdfgabcdefg111111001100001101101e

共陰極顯示器4.3.2

譯碼器/數(shù)據(jù)分配器共陽極共陰極YaA3A2A1A0+VCC+VCC顯示譯碼器共陽YbYcYdYeYfYg00000000001aebcfgdYaA3A2A1A0+VCC顯示譯碼器共陰YbYcYdYeYfYg00001111110顯示器不同譯碼電路也不同共陽極顯示器共陰極顯示器4.3.2

譯碼器/數(shù)據(jù)分配器常用的集成七段顯示譯碼器----------CMOS七段顯示譯碼器74HC4511

LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進制或功能BLLED3D2D1D0CMOS七段顯示譯碼器74HC4511功能表(續(xù))例由74HC4511構成24小時及分鐘的譯碼電路如圖所示，試分析小時高位是否具有零熄滅功能。4.3.3數(shù)據(jù)選擇器1、數(shù)據(jù)選擇器的定義與功能

數(shù)據(jù)選擇的功能：在通道選擇信號的作用下，將多個通道的數(shù)據(jù)分時傳送到公共的數(shù)據(jù)通道上去的。數(shù)據(jù)選擇器：能實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路。它的作用相當于多個輸入的單刀多擲開關，又稱“多路開關”。4選1數(shù)據(jù)選擇器2位地址碼輸入端使能信號輸入端，低電平有效1路數(shù)據(jù)輸出端（1）邏輯電路數(shù)據(jù)輸入端（2）工作原理及邏輯功能00I3011011=1=00××1YS0S1E地址使能輸出輸入功能表0 0 0 I00 0 1 I10 1 0 I20 1 1 I3例：用兩個“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個輸入中選中一個“八選一”的八個數(shù)據(jù)需要3位地址代碼指定其中任何一個74LS151功能框圖D7YYE74HC151D6D5D4D3D2D1D0S2S1S02、集成電路數(shù)據(jù)選擇器8選1數(shù)據(jù)選擇器74HC1512、集成電路數(shù)據(jù)選擇器2個互補輸出端8路數(shù)據(jù)輸入端1個使能輸入端3個地址輸入端74LS151的邏輯圖輸入輸出使能選擇YYES2S1S0HXXXLHLLLLD0LLLHD1LLHLD2LLHHD3LHLLD4LHLHD5LHHLD6LHHHD73、74LS151的功能表當E=1時，Y=0。當E=0時①數(shù)據(jù)選擇器組成邏輯函數(shù)產(chǎn)生器控制Di，就可得到不同的邏輯函數(shù)。4、數(shù)據(jù)選擇器74LS151的應用當D0=D3=D5=

D7=0D1=D2=D4=

D6=1時：當D0=D3=D5=

D7=1D1=D2=D4=

D6=0時：D7YYE74LS151D6D5D4D3D2D1D0S2S1S0當E=0時：比較Y與L，當

D3=D5=D6=D7=1D0=D1=D2=D4=0時，D7E74HC151D6D5D4D3D2D1D0S2S1S0LYXYZ10Y=L例1試用8選1數(shù)據(jù)選擇器74LS151產(chǎn)生邏輯函數(shù)解:試用74HC151設計一個監(jiān)視交通信號燈工作狀態(tài)的邏輯電路。正常情況下，紅、黃、綠燈只有一個亮，否則視為故障狀態(tài)，發(fā)出報警信號，提醒有關人員修理。比較Y與Z，當D0=D3=D5=D6=D7=1D1=D2=D4=0時，Y=ZD7E74HC151D6D5D4D3D2D1D0S2S1S0ZYRYG10利用8選1數(shù)據(jù)選擇器組成函數(shù)產(chǎn)生器的一般步驟a、將函數(shù)變換成最小項表達式b、將使器件處于使能狀態(tài)c、地址信號S2、S1

、S0

作為函數(shù)的輸入變量d、處理數(shù)據(jù)輸入D0~D7信號電平。邏輯表達式中有mi,則相應Di=1，其他的數(shù)據(jù)輸入端均為0。總結:用兩片74151組成二位八選一的數(shù)據(jù)選擇器②數(shù)據(jù)選擇器的擴展位的擴展字的擴展將兩片74LS151連接成一個16選1的數(shù)據(jù)選擇器，

③實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換4.3.4加法器

@在兩個1位二進制數(shù)相加時，不考慮低位來的進位的相加

---半加

@在兩個二進制數(shù)相加時，考慮低位進位的相加

---全加加法器分為半加器和全加器兩種。半加器全加器1、半加器和全加器兩個4位二進制數(shù)相加:（1）1位半加器（HalfAdder）

不考慮低位進位，將兩個1位二進制數(shù)A、B相加的器件。

半加器的真值表邏輯表達式1000C011110101000SBA

半加器的真值表BABAS+=如用與非門實現(xiàn)最少要幾個門?CO=AB

邏輯圖1位加法器輸入輸出ABSCO0000011010101101（2）全加器（FullAdder）

1110100110010100全加器真值表

全加器能進行加數(shù)、被加數(shù)和低位來的進位信號相加，并根據(jù)求和結果給出該位的進位信號。111011101001110010100000CSCBA

你能用74151\74138設計全加器嗎?

用這兩種器件組成邏輯函數(shù)產(chǎn)生電路,有什么不同?

于是可得全加器的邏輯表達式為D7YYE74LS151D6D5D4D3D2D1D0S2S1S0加法器的應用1110100110010100全加器真值表111011101001110010100000CSCBAABC有奇數(shù)個1時S為1；ABC有偶數(shù)個1和全為0時S為0。-----用全加器組成三位二進制代碼奇偶校驗器用全加器組成八位二進制代碼奇偶校驗器，電路應如何連接？（1）串行進位加法器如何用1位全加器實現(xiàn)兩個四位二進制數(shù)相加？

A3

A2A1

A0+B3

B2

B1

B0=?1010+0011,0101+0100,0110+1001低位的進位信號送給鄰近高位作為輸入信號，采用串行進位加法器運算速度不高。2、多位數(shù)加法器0定義兩個中間變量Gi和Pi：Gi=AiBi（2）超前進位加法器

提高運算速度的基本思想：設計進位信號產(chǎn)生電路，在輸入每位的加數(shù)和被加數(shù)時，同時獲得該位全加的進位信號，而無需等待最低位的進位信號。定義第i位的進位信號（Ci

）：Ci=Gi＋Pi

Ci-1

4位全加器進位信號的產(chǎn)生：C0=G0+P0C-1

C1=G1+P1C0C1=G1+P1G0+P1P0C-1

C2=G2+P2C1

C2=G2+P2G1+P2

P1G0+P2

P1P0C-1

C3=G3+P3C2=G3+P3

（G2+P2C1)=G3+P3G2+P3P2C1

=G3+P3G2+P3P2(G1+P1C0)

C3=G3+P3G2+P3P2G1+P3P2P1(G0+P0C-1)[Gi=AiBiCi=Gi＋Pi

Ci-1

集成超前進位產(chǎn)生器74LS182邏輯圖邏輯符號超前進位集成4位加法器74LS283

74HC283邏輯框圖

74HC283引腳圖74HC283邏輯框圖4.超前進位加法器74LS283的應用例1.用兩片74LS283構成一個8位二進制數(shù)加法器。在片內(nèi)是超前進位，而片與片之間是串行進位。8421碼輸入余3碼輸出1100例.用74283構成將8421BCD碼轉(zhuǎn)換為余3碼的碼制轉(zhuǎn)換電路。8421碼余3碼000000010010001101000101+0011+0011+0011CO思考1：用74283構成將8421BCD碼與0011的求和電路，在通過譯碼器74HC4511經(jīng)七段顯示器顯示出來？Y=4X？S1S0S2S3顯示出0到9的數(shù)字。LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進制或功能BLLED3D2D1D0CMOS七段顯示譯碼器74HC4511功能表(續(xù))3減法運算

在實際應用中，通常是將減法運算變?yōu)榧臃ㄟ\算來處理，即采用加補碼的方法完成減法運算。若n位二進制的原碼為N原，則與它相對應的2的補碼為

N補=2N

N原

補碼與反碼的關系式

N補=N反+1 設兩個數(shù)A、B相減，利用以上兩式可得A

B=A+B補2n=A+B反+12n1）AB

0的情況。2）AB

<0的情況。結果表明，在A–B

0時，如加補進位信號為1，所得的差就是差的原碼。在A–B

<0時，如加補的進位信號為0，所得的差是差絕對值的補碼。A=0101，B=0001A=0001，B=0101

10100

01100

在A–B0時，加補進位信號為1，所得的差就是差差絕對值的原碼。Co=1,將加0000后輸出D3D2D1D0在A–B<0時，加補的進位信號為0，所得的差是差絕對值的補碼。Co=0,將求補后輸出(求反加1)D3D2D1D01、A-B變換為A加B的補碼的加法運算2、運算結果要是差值的絕對值的原碼。0110求補后輸出直接輸出

A–B<0A–B04.3.5數(shù)值比較器一、1位數(shù)值比較器(設計)：A，B比較有三種可能結果。數(shù)值比較器：對兩個1位數(shù)字進行比較（A、B），以判斷其大小的邏輯電路。輸入：兩個一位二進制數(shù)A、B。

輸出：FBA>=1，表示A大于BFBA<=1，表示A小于BFBA=

=1，表示A等于B4.3.5數(shù)值比較器三種可能結果對應的輸出關系分別表示為：則，1位數(shù)值比較器可以得到對應的一位數(shù)值比較器真值表：10011001010101010000FA=BFA<BFA>BBA輸出輸入一位數(shù)值比較器BA=FBA>BA=FBA<ABBA+=FBA=2、2位數(shù)值比較器：輸入：兩個2位二進制數(shù)

A=A1A0、B=B1B0能否用1位數(shù)值比較器設計兩位數(shù)值比較器?比較兩個2位二進制數(shù)的大小的電路?4.3.5數(shù)值比較器?當高位（A1、B1）不相等時，無需比較低位（A0、B0），高位比較的結果就是兩個數(shù)的比較結果。當高位相等時，兩數(shù)的比較結果由低位比較的結果決定。用一位數(shù)值比較器設計多位數(shù)值比較器的原則4.4.4數(shù)值比較器真值表001010100A0>B0A0<B0A0=B0A1=B1A1=B1A1=B1010×A1<B1001×A1>B1FA=BFA<BFA>BA0

B0A1

B1輸出輸入FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)兩位數(shù)值比較器邏輯圖FA>B=(A1>B1)+(A1=B1)(A0>B0)FA=B=(A1=B1)(A0=B0)FA<B=(A1<B1)+(A1=B1)(A0<B0)二、多位數(shù)值比較器原理：從高位比起，只有高位相等，才比較下一位。例如：例.集成電路CC14585實現(xiàn)4位二進制數(shù)的比較3.比較兩個8位二進制數(shù)的大小例.集成數(shù)值比較器74LS85(1.)集成數(shù)值比較器74LS85的功能74LS85的引腳圖

74LS85是四位數(shù)值比較器，其工作原理和兩位數(shù)值比較器相同。74LS85的示意框圖輸入輸出A3B3A2B2A1B1A0B0IA>BIA<BIA=BFA>BFA<BFA=BA3

>B3××××××HLLA3

<B3××××××LHLA3

=B3A2

>B2×××××HLLA3

=B3A2

<B2×××××LHLA3

=B3A2

=B2A1

>B1××××HLLA3

=B3A2

=B2A1

<B1××××LHLA3

=B3A2

=B2A1

=B1A0

>B0×××HLLA3

=B3A2

=B2A1

=B1A0

<B0×××LHLA3

=B3A2

=B2A1

=B1A0

=B0HLLHLLA3

=B3A2

=B2A1

=B1A0

=B0LHLLHLA3

=B3A2

=B2A1

=B1A0

=B0××HLLHA3

=B3A2

=B2A1

=B1A0

=B0HHLLLLA3

=B3A2

=B2A1

=B1A0

=B0LLLHHL4位數(shù)值比較器74LS85的功能表用兩片74LS85組成8位數(shù)值比較器（串聯(lián)擴展方式）。2.集成數(shù)值比較器的位數(shù)擴展輸入:A=A7A6A5A4A3A2A1A0B=B7B6B5B4B3B2B1B0輸出:FBA>FBA<FBA=高位片輸出低位片B3A3~B0A0B7A7~B4A4用4片74HC85組成16位數(shù)值比較器（串聯(lián)擴展方式）。高位片

輸出低位片B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12電路的工作速度如何提高？-----并聯(lián)擴展方式。用74HC85組成16位數(shù)值比較器的并聯(lián)擴展方式。B3A3~B0A0B7A7~B4A4B11A11~B8A8B15A15~B12A12輸出4.4

組合邏輯電路中的競爭冒險4.4.1

產(chǎn)生的競爭冒險的原因4.4.2

消去競爭冒險的方法4.4

組合邏輯電路中的競爭冒險不考慮門的延時時間考慮門的延時時間,當A=0B=14.4.1

產(chǎn)生的競爭冒險的原因

組合邏輯電路中的競爭-冒險現(xiàn)象因“競爭”而可能在輸出產(chǎn)生尖峰脈沖的現(xiàn)象，稱為“競爭-冒險”。兩個輸入“同時向相反的邏輯電平變化”，稱存在“競爭”。類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.9傳輸延遲時間傳輸延遲時間是表征門電路開關速度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。CMOS電路傳輸延遲時間

tPHL

輸出

50%

90%

50%

10%

tPLH

tf

tr

輸入

50%

50%

10%

90%

競爭:當一個邏輯門的兩個輸入端的信號同時向相反方向變化，而變化的時間有差異的現(xiàn)象。冒險:兩個輸入端的信號取值的變化方向是相反時，如門電路輸出端的邏輯表達式簡化成兩個互補信號相乘或者相加，由競爭而可能產(chǎn)生輸出干擾脈沖的現(xiàn)象。三、2線—4線譯碼器中的競爭-冒險現(xiàn)象

4.4.2

消去競爭冒險的方法1.發(fā)現(xiàn)并消除互補變量

A

B

C

1

&

L

B=C=0時為消掉AA，變換邏輯函數(shù)式為))((CABAL++=可能出現(xiàn)競爭冒險。AAF=BCBAACF++=2.

增加乘積項,避免互補項相加，

當A=B=1時，根據(jù)邏輯表達式有CBACL+=當A=B=1時CBACL+=CBACL+=+ABCCL+=AB

0

1

A

0

0

0

1

0

1

1

1

L

B

C

00

011110

3.

輸出端并聯(lián)電容器

如果邏輯電路在較慢速度下工作，為了消去競爭冒險，可以在輸出端并聯(lián)一電容器，致使輸出波形上升沿和下降沿變化比較緩慢，可對于很窄的負跳變脈沖起到平波的作用。4~20pF

CL的充、放電過程均需經(jīng)歷一定的時間，必然會增加輸出電壓O波形的上升時間和下降時間，導致基本的BJT反相器的開關速度不高。基本BJT反相器的動態(tài)性能若帶電容負載

接入濾波電容 尖峰脈沖很窄，用很小的電容就可將尖峰削弱到VTH

以下。作業(yè)4.14.24.104.124.64.74.194.204.29安全閥基本知識如果壓力容器(設備/管線等)壓力超過設計壓力…1.盡可能避免超壓現(xiàn)象堵塞(BLOCKED)火災(FIRE)熱泄放(THERMALRELIEF)如何避免事故的發(fā)生?2.使用安全泄壓設施爆破片安全閥如何避免事故的發(fā)生?01安全閥的作用就是過壓保護!一切有過壓可能的設施都需要安全閥的保護!這里的壓力可以在200KG以上,也可以在1KG以下!設定壓力(setpressure)安全閥起跳壓力背壓(backpressure)安全閥出口壓力超壓(overpressure)表示安全閥開啟后至全開期間入口積聚的壓力.幾個壓力概念彈簧式先導式重力板式先導+重力板典型應用電站鍋爐典型應用長輸管線典型應用罐區(qū)安全閥的主要類型02不同類型安全閥的優(yōu)缺點結構簡單,可靠性高適用范圍廣價格經(jīng)濟對介質(zhì)不過分挑剔彈簧式安全閥的優(yōu)點預漏--由于閥座密封力隨介質(zhì)壓力的升高而降低,所以會有預漏現(xiàn)象--在未達到安全閥設定點前,就有少量介質(zhì)泄出.100%SEATINGFORCE75502505075100%SETPRESSURE彈簧式安全閥的缺點過大的入口壓力降會造成閥門的頻跳,縮短閥門使用壽命.ChatterDiscGuideDiscHolderNozzle彈簧式安全閥的缺點彈簧式安全閥的缺點=10090807060500102030405010%OVERPRESSURE%BUILT-UPBACKPRESSURE%RATEDCAPACITY普通產(chǎn)品平衡背壓能力差.在普通產(chǎn)品基礎上加裝波紋管,使其平衡背壓的能力有所增強.能夠使閥芯內(nèi)件與高溫/腐蝕性介質(zhì)相隔離.平衡波紋管彈簧式安全閥的優(yōu)點優(yōu)異的閥座密封性能,閥座密封力隨介質(zhì)操作壓力的升高而升高,可使系統(tǒng)在較高運行壓力下高效能地工作.ResilientSeatP1P1P2先導式安全閥的優(yōu)點平衡背壓能力優(yōu)秀有突開型/調(diào)節(jié)型兩種動作特性可遠傳取壓先導式安全閥的優(yōu)點對介質(zhì)比較挑剃,不適用于較臟/較粘稠的介質(zhì),此類介質(zhì)會堵塞引壓管及導閥內(nèi)腔.成本較高.先導式安全閥的缺點重力板式產(chǎn)品的優(yōu)點目前低壓儲罐呼吸閥/緊急泄放閥的主力產(chǎn)品.結構簡單.價格經(jīng)濟.重力板式產(chǎn)品的缺點不可現(xiàn)場調(diào)節(jié)設定值.閥座密封性差,并有較嚴重的預漏.受背壓影響大.需要很高的超壓以達到全開.不適用于深冷/粘稠工況.幾個常用規(guī)范ASMEsectionI-動力鍋爐(FiredVessel)ASMEsectionVIII-非受火容器(UnfiredVessel)API2000-低壓安全閥設計(LowpressurePRV)API520-火災工況計算與選型(FireSizing)API526-閥門尺寸(ValveDimension)API527-閥座密封(SeatTightness)介質(zhì)狀態(tài)(氣/液/氣液雙相).氣態(tài)介質(zhì)的分子量&Cp/Cv值.液態(tài)介質(zhì)的比重/黏度.安全閥泄放量要求.設定壓力.背壓.泄放溫度安全閥不以連接尺寸作為選型報價依據(jù)!如何提供高質(zhì)量的詢價?彈簧安全閥的結構彈簧安全閥起跳曲線彈簧安全閥結構彈簧安全閥結構導壓管活塞密封活塞導向不平衡移動副(活塞)導管導閥彈性閥座P1P1P2先導式安全閥結構先導式安全閥的工作原理頻跳安全閥的頻跳是一種閥門高頻反復開啟關閉的現(xiàn)象。安全閥頻跳時，一般來說密封面只打開其全啟高度的幾分只一或十幾分之一，然后迅速回座并再次起跳。頻跳時，閥瓣和噴嘴的密封面不斷高頻撞擊會造成密封面的嚴重損傷。如果頻跳現(xiàn)象進一步加劇還有可能造成閥體內(nèi)部其他部分甚至系統(tǒng)的損傷。安全閥工作不正常的因素頻跳后果1、導向平面由于反復高頻磨擦造成表面劃傷或局部材料疲勞實效。2、密封面由于高頻碰撞造成損傷。3、由于高頻振顫造成彈簧實效。4、由頻跳所帶來的閥門及管道振顫可能會破壞焊接材料和系統(tǒng)上其他設備。5、由于安全閥在頻跳時無法達到需要的排放量，系統(tǒng)壓力有可能繼續(xù)升壓并超過最大允許工作壓力。安全閥工作不正常的因素A、系統(tǒng)壓力在通過閥門與系統(tǒng)之間的連接管時壓力下降超過3%。當閥門處于關閉狀態(tài)時，閥門入口處的壓力是相對穩(wěn)定的。閥門入口壓力與系統(tǒng)壓力相同。當系統(tǒng)壓力達到安全閥的起跳壓力時，閥門迅速打開并開始泄壓。但是由于閥門與系統(tǒng)之間的連接管設計不當，造成連接管內(nèi)局部壓力下降過快超過3%，是閥門入口處壓力迅速下降到回座壓力而導致閥門關閉。因此安全閥開啟后沒有達到完全排放，系統(tǒng)壓力仍然很高，所以閥門會再次起跳并重復上述過程，既發(fā)生頻跳。導致頻跳的原因?qū)е陆庸軌航蹈哂?%的原因1、閥門與系統(tǒng)間的連接管內(nèi)徑小于閥門入口管內(nèi)徑。2、存在嚴重的渦流現(xiàn)象。3、連接管過長而且沒有作相應的補償（使用內(nèi)徑較大的管道）。4、連接管過于復雜（拐彎過多甚至在該管上開口用作它途。在一般情況下安全閥入口處不允許安裝其他閥門。）導致頻跳的原因B、閥門的調(diào)節(jié)環(huán)位置設置不當。安全閥擁有噴嘴環(huán)和導向環(huán)。這兩個環(huán)的位置直接影響安全閥的起跳和回座過程。如果噴嘴環(huán)的位置過低或?qū)颦h(huán)的位置過高，則閥門起跳后介質(zhì)的作用力無法在閥瓣座和調(diào)節(jié)環(huán)所構成的空間內(nèi)產(chǎn)生足夠的托舉力使閥門保持排放狀態(tài)，從而導致閥門迅速回座。但是系統(tǒng)壓力仍然保持較高水平，因此回座后閥門會很快再次起跳。導致頻跳的原因C、安全閥的額定排量遠遠大于所需排量。

由于所選的安全閥的喉徑面積遠遠大于所需，安全閥排放時過大的排量導致壓力容器內(nèi)局部壓力下降過快，而系統(tǒng)本身的超壓狀態(tài)沒有得到緩解，使安全閥不得不再次起跳頻跳的原因閥門拒跳：當系統(tǒng)壓力達到安全閥的起跳壓力時，閥門不起跳的現(xiàn)象。安全閥工作不正常的因素1、閥門整定壓力過高。2