一種多核soc系統(tǒng)復(fù)位管理電路的設(shè)計(jì)

復(fù)位管理電路模塊隨著大規(guī)模電路技術(shù)的發(fā)展，大型套高數(shù)字電路的電路芯片逐漸成為集成電路設(shè)計(jì)的主要方向。而大規(guī)模多核SoC系統(tǒng)中的復(fù)位管理電路控制著SoC系統(tǒng)內(nèi)部的邏輯功能和一定的時(shí)序關(guān)系,影響著片上多核SoC系統(tǒng)能否正常工作,是大規(guī)模多核SoC系統(tǒng)的關(guān)鍵部分。復(fù)位管理電路是多核SoC芯片重要基礎(chǔ)組成部分,處理的合理與否直接影響整個(gè)電路的性能,也是大規(guī)模SoC系統(tǒng)電路能夠正常工作的關(guān)鍵。復(fù)位管理電路負(fù)責(zé)為多核SoC系統(tǒng)和系統(tǒng)中的各模塊IP提供相應(yīng)的復(fù)位信號(hào),控制著整個(gè)系統(tǒng)及片上IP的工作。而在復(fù)雜的SoC系統(tǒng)中,復(fù)位信號(hào)源的類型通常有1個(gè)或更多,送入復(fù)位管理電路模塊的外部復(fù)位信號(hào)源多數(shù)為異步信號(hào),如果處理不當(dāng),會(huì)引起亞穩(wěn)態(tài)信號(hào)傳播,導(dǎo)致系統(tǒng)不能正常運(yùn)行。本文介紹了一種內(nèi)嵌多個(gè)DSP處理器核的SoC系統(tǒng)中的復(fù)位管理電路,該復(fù)位管理電路設(shè)計(jì)主要受冷復(fù)位、暖復(fù)位、調(diào)試復(fù)位、看門(mén)狗復(fù)位等復(fù)位源的影響控制,是一種復(fù)雜的多核SoC復(fù)位控制電路。此復(fù)位管理電路通過(guò)有效合理的設(shè)計(jì)方法能夠處理各種復(fù)位源信號(hào)之間的關(guān)系及釋放順序,產(chǎn)生控制多DSP處理器核的SoC系統(tǒng)及內(nèi)部邏輯、系統(tǒng)總線和內(nèi)部其他IP模塊的復(fù)位信號(hào),并能夠正確合理地復(fù)位及控制復(fù)位釋放。1復(fù)位源類型及功能復(fù)位管理電路是為SoC片上系統(tǒng)提供復(fù)位結(jié)構(gòu)和層次、啟動(dòng)流程和復(fù)位結(jié)果的電路模塊。設(shè)計(jì)的SoC系統(tǒng)的復(fù)位管理電路主要支持的復(fù)位類型為冷復(fù)位、暖復(fù)位、調(diào)試復(fù)位、看門(mén)狗復(fù)位、軟件復(fù)位等復(fù)位源類型,各種復(fù)位源的復(fù)位功能如下:冷復(fù)位———復(fù)位整個(gè)芯片所有邏輯;暖復(fù)位———復(fù)位整個(gè)芯片邏輯,但不包括4個(gè)DSP的調(diào)試電路;調(diào)試復(fù)位———僅復(fù)位4個(gè)DSP的調(diào)試電路;軟件復(fù)位———由軟件寫(xiě)操作觸發(fā),處理器核及所有外設(shè)模塊都支持單獨(dú)的軟件復(fù)位。1.1復(fù)位放電電路冷復(fù)位即為上電復(fù)位引腳(POR),可以復(fù)位所有SoC內(nèi)部邏輯及模塊,影響所有復(fù)位域。在多核SoC系統(tǒng)中設(shè)計(jì)了一種片內(nèi)上電復(fù)位電路,用于芯片上電時(shí)進(jìn)行系統(tǒng)復(fù)位,能夠在SoC系統(tǒng)開(kāi)始供電的時(shí)候提供一個(gè)復(fù)位信號(hào),以確保整個(gè)系統(tǒng)從一個(gè)確定的狀態(tài)啟動(dòng)。設(shè)計(jì)的上電復(fù)位電路如圖1所示,包括帶隙基準(zhǔn)、比較器電路、上電控制電路。其中帶隙基準(zhǔn)源產(chǎn)生一個(gè)不隨溫度、電源電壓和工藝變化的穩(wěn)定電壓,該電壓與通過(guò)電阻(R1、R2和R3)分壓產(chǎn)生的電平通過(guò)比較器比較,比較器輸出電平控制電容C0充電,滿足復(fù)位電平要求。在電源上電初期,比較器的工作點(diǎn)尚未建立,易發(fā)生誤動(dòng)作,上電控制電路的控制使電源在較低值下,電容電壓恒為0,通過(guò)回差的設(shè)計(jì)可以防止電源上電期間的抖動(dòng),最后整形電路整形輸出上電復(fù)位信號(hào)NPOR。上電復(fù)位電路中,設(shè)計(jì)了一種nA量級(jí)極低功耗的電流偏置電路如圖2所示,電路中不含有電阻,且?guī)峨妷汉推秒娏骶cMOS管的閾值電壓無(wú)關(guān),帶隙基準(zhǔn)、比較器和上電控制電路均采用此技術(shù)。偏置電路啟動(dòng)電路由M19、M20、M21、M22、M23、M24、M25、M26、M27組成。它幫助高穩(wěn)定電流源發(fā)生電路脫離簡(jiǎn)并點(diǎn)而正常工作,高穩(wěn)定電流源發(fā)生電路為其他電路模塊提供偏置電流。電源開(kāi)始上電,M25的柵壓為低,M25導(dǎo)通,M27的柵壓逐漸升高;當(dāng)M27導(dǎo)通后,VA被拉低,VB變低,M1的柵源電壓升高,MR導(dǎo)通,電流源電路和PTAT電壓產(chǎn)生電路開(kāi)始工作。當(dāng)M1的柵源電壓穩(wěn)定后,M26導(dǎo)通,M27關(guān)斷,VA、VB、VC、VD各點(diǎn)電壓值由自身工作點(diǎn)決定。nA量級(jí)高穩(wěn)定電流源產(chǎn)生電路由電流源電路、與絕對(duì)溫度成正比的PTAT電壓產(chǎn)生電路和偏置電路組成。當(dāng)MOS管工作在亞閾值區(qū)且其源漏電壓大于0.1V時(shí),其電流表達(dá)式為:其中,K為晶體管的W/L;IKM5、M6、M7、M8、M9、M10、M14、M15和MR組成電流源電路。設(shè)MR的電流為I由于式(5)中不含V其中,I1.2外部操作同步控制暖復(fù)位即為暖復(fù)位引腳(RST),其低電平有效,外部暖復(fù)位信號(hào)來(lái)自外部按鍵信號(hào),由于容易引發(fā)抖動(dòng)和受外部毛刺信號(hào)影響,需要進(jìn)行去毛刺和同步處理。在此多核SoC系統(tǒng)設(shè)計(jì)的復(fù)位管理電路中,使用數(shù)字電路設(shè)計(jì)中常使用的觸發(fā)器級(jí)聯(lián)完成濾波功能,實(shí)現(xiàn)防抖動(dòng)、去毛刺的功能。1.3復(fù)位管理模塊在多核SoC系統(tǒng)內(nèi)部設(shè)計(jì)了看門(mén)狗電路,用于檢測(cè)微處理器核的運(yùn)行情況,當(dāng)出現(xiàn)程序跑飛或微處理器故障時(shí),看門(mén)狗電路能夠發(fā)出中斷或復(fù)位信號(hào)。設(shè)計(jì)的看門(mén)狗復(fù)位源電路原理框圖如圖3所示?？撮T(mén)狗電路的復(fù)位由復(fù)位管理模塊控制,外部暖復(fù)位請(qǐng)求或上電復(fù)位均能引起復(fù)位管理模塊復(fù)位看門(mén)狗電路?？撮T(mén)狗電路工作時(shí),通過(guò)檢測(cè)喂狗信號(hào)控制內(nèi)部計(jì)數(shù)器;當(dāng)開(kāi)啟看門(mén)狗模塊功能時(shí),如果出現(xiàn)喂狗異常或處理程序異常時(shí),看門(mén)狗模塊會(huì)發(fā)出中斷或復(fù)位請(qǐng)求信號(hào)?？撮T(mén)狗電路內(nèi)部計(jì)數(shù)器出現(xiàn)第一次溢出,在使能中斷功能情況下,發(fā)出中斷信號(hào);在計(jì)數(shù)器出現(xiàn)第二次計(jì)數(shù)溢出時(shí),發(fā)出復(fù)位信號(hào)?？撮T(mén)狗復(fù)位模塊復(fù)位請(qǐng)求信號(hào)是一個(gè)高電平有效的復(fù)位信號(hào)并送至復(fù)位管理模塊,看門(mén)狗復(fù)位信號(hào)送至復(fù)位管理模塊內(nèi)部需要先用復(fù)位管理模塊的時(shí)鐘作同步處理,防止亞穩(wěn)態(tài)問(wèn)題。由于設(shè)計(jì)的多核SoC系統(tǒng)內(nèi)嵌4個(gè)DSP處理器,片上設(shè)計(jì)4個(gè)結(jié)構(gòu)和功能相同的看門(mén)狗模塊。4個(gè)看門(mén)狗電路產(chǎn)生的復(fù)位請(qǐng)求信號(hào)都送至多核SoC系統(tǒng)的復(fù)位管理模塊,復(fù)位管理模塊對(duì)4個(gè)看門(mén)狗復(fù)位請(qǐng)求信號(hào)作相同處理,功能與暖復(fù)位一致,任意看門(mén)狗復(fù)位請(qǐng)求都會(huì)引起復(fù)位管理模塊除調(diào)試復(fù)位外的其他邏輯復(fù)位。1.4片上soc系統(tǒng)復(fù)位管理由軟件寫(xiě)操作觸發(fā)引起IP模塊、片上總線、處理器核的復(fù)位,軟件復(fù)位即通過(guò)微處理器核配置SoC系統(tǒng)片上的復(fù)位控制器,對(duì)片上微處理器核、片上總線、IP模塊進(jìn)行復(fù)位和復(fù)位釋放。在此多核SoC系統(tǒng)中的復(fù)位管理模塊分配復(fù)位控制管理寄存器的地址,并在復(fù)位管理電路中進(jìn)行邏輯控制設(shè)計(jì),可通過(guò)配置復(fù)位寄存器的值來(lái)實(shí)現(xiàn)片上SoC系統(tǒng)的軟件復(fù)位功能。在此系統(tǒng)設(shè)計(jì)中,對(duì)SoC系統(tǒng)內(nèi)的微處理器核和IP模塊分配復(fù)位控制寄存器進(jìn)行了軟件復(fù)位管理。2復(fù)位管理模塊設(shè)計(jì)復(fù)位管理模塊主要完成整個(gè)電路的復(fù)位時(shí)序管理,設(shè)計(jì)的復(fù)位管理電路應(yīng)用于控制內(nèi)嵌多個(gè)處理器核的SoC系統(tǒng)中。設(shè)計(jì)的多核SoC系統(tǒng)包含處理器核、片上總線,以及各IP模塊;產(chǎn)生的復(fù)位信號(hào)需要有效地控制處理器核、片上總線,以及連接在片上總線的各個(gè)高速、低速IP甚至整個(gè)多核SoC系統(tǒng)。復(fù)位管理模塊結(jié)構(gòu)框圖如圖4所示,其中復(fù)位管理模塊的復(fù)位源請(qǐng)求集中來(lái)自硬件、看門(mén)狗定時(shí)器、JTAG控制器和軟件的復(fù)位,復(fù)位管理模塊產(chǎn)生的復(fù)位信號(hào)能夠驅(qū)動(dòng)每個(gè)模塊和系統(tǒng)的復(fù)位,是設(shè)備安全系統(tǒng)的一個(gè)集成部分。SoC系統(tǒng)的復(fù)位管理電路設(shè)計(jì)方案簡(jiǎn)圖如圖5所示,主要是由外部復(fù)位請(qǐng)求、上電復(fù)位請(qǐng)求、看門(mén)狗復(fù)位以及通過(guò)配置寄存器產(chǎn)生的軟件復(fù)位控制而產(chǎn)生;復(fù)位管理模塊產(chǎn)生了全局復(fù)位信號(hào)(如圖中的rstn)和每個(gè)微處理器核及模塊IP需要的復(fù)位信號(hào)。全局復(fù)位信號(hào)控制著每個(gè)微處理器核、片上總線及其他各個(gè)IP模塊。當(dāng)全局復(fù)位信號(hào)釋放后,需要經(jīng)過(guò)每個(gè)模塊部分的相應(yīng)時(shí)鐘同步后釋放,才能送至相應(yīng)模塊,這樣可防止亞穩(wěn)態(tài)的產(chǎn)生和傳播(如圖中rstn信號(hào),這里只做了簡(jiǎn)要圖示,實(shí)際電路中需要用每個(gè)模塊的時(shí)鐘同步)。另外全局復(fù)位信號(hào)和配置寄存器產(chǎn)生的軟件復(fù)位控制著微處理器核和IP模塊的復(fù)位,圖5中dspn_rstn為設(shè)計(jì)的SoC內(nèi)部復(fù)位管理模塊控制微處理器核的復(fù)位信號(hào)。外部復(fù)位、上電復(fù)位、看門(mén)狗復(fù)位都需要經(jīng)過(guò)用復(fù)位電路使用的時(shí)鐘進(jìn)行同步和除毛刺處理,三者經(jīng)過(guò)與門(mén)后控制復(fù)位管理電路內(nèi)部的復(fù)位定時(shí)器的復(fù)位端;外部復(fù)位、上電復(fù)位以及看門(mén)狗復(fù)位任一復(fù)位請(qǐng)求信號(hào),均會(huì)使全局復(fù)位信號(hào)rstn拉低,并引起復(fù)位內(nèi)部定時(shí)器復(fù)位清零。當(dāng)外部復(fù)位、上電復(fù)位及看門(mén)狗復(fù)位都解除后,復(fù)位定時(shí)器的復(fù)位解除,復(fù)位管理模塊的復(fù)位定時(shí)器開(kāi)始計(jì)數(shù),設(shè)計(jì)為內(nèi)部復(fù)位計(jì)數(shù)器計(jì)數(shù)到定值(一般是大于處理器核的復(fù)位喚醒需要的時(shí)間),計(jì)數(shù)器停止計(jì)數(shù)并保持定值,釋放全局復(fù)位信號(hào)使rstn拉高。處理器核可通過(guò)配置相應(yīng)的復(fù)位控制寄存器,關(guān)閉和開(kāi)啟相應(yīng)模塊復(fù)位信號(hào),當(dāng)配置復(fù)位控制寄存器為1時(shí),每個(gè)模塊復(fù)位釋放,處于正常工作狀態(tài);當(dāng)配置復(fù)位控制寄存器為0時(shí),使相應(yīng)微處理器及IP模塊復(fù)位,關(guān)閉復(fù)位寄存器控制的微處理器核及IP模塊。另外整個(gè)SoC系統(tǒng)及各個(gè)IP模塊都采用異步復(fù)位、同步釋放的復(fù)位管理模式,這樣減少了采用同步復(fù)位的資源消耗,也減少了大的系統(tǒng)中異步復(fù)位產(chǎn)生的亞穩(wěn)態(tài)狀態(tài)的發(fā)生,使大的數(shù)字系統(tǒng)電路穩(wěn)定工作。上電復(fù)位、看門(mén)狗復(fù)位、外部復(fù)位和產(chǎn)生的全局復(fù)位及處理器核的復(fù)位信號(hào)時(shí)序關(guān)系如圖6所示。3fpga復(fù)位信號(hào)的觀察和測(cè)量設(shè)計(jì)的多核SoC系統(tǒng)采用標(biāo)準(zhǔn)的SMIC0.13μm工藝已完成流片,并在測(cè)試基板上進(jìn)行了流片后芯片的測(cè)試。為了更好地測(cè)試復(fù)位信號(hào),芯片設(shè)計(jì)中已引出某個(gè)微處理器核(DSP0)的復(fù)位信號(hào)(復(fù)位寄存器默認(rèn)值狀態(tài)下和全局復(fù)位信號(hào)一致),引到I/O端口為測(cè)試信號(hào)。測(cè)試驗(yàn)證看門(mén)狗復(fù)位的正確性,測(cè)試結(jié)果顯示,當(dāng)及時(shí)喂狗時(shí),全局復(fù)位測(cè)試信號(hào)保持高電平狀態(tài),當(dāng)未及時(shí)喂狗時(shí),測(cè)試全局復(fù)位信號(hào)出現(xiàn)一段時(shí)間低電平輸出信號(hào),如圖7所示。深色代表引到多核SoC芯片I/O端口的看門(mén)狗復(fù)位請(qǐng)求信號(hào),淺色代表全局復(fù)位信號(hào)?？梢?jiàn)看門(mén)狗復(fù)位出現(xiàn)高電平引起全局復(fù)位為低,并保持一定時(shí)間后重新釋放。外部暖復(fù)位引腳輸入端輸入一個(gè)復(fù)位信號(hào),使用示波器觀察復(fù)位輸出信號(hào)端是否也相應(yīng)地產(chǎn)生復(fù)位輸出信號(hào)。從圖8中可以看出,外部暖復(fù)位信號(hào)為低,引起復(fù)位電路為低(深色通道為SoC內(nèi)部引至端口的處理器核復(fù)位信號(hào),淺色通道為外部復(fù)位信號(hào))。在電源上電過(guò)程中,上電復(fù)位使處理器核或者系統(tǒng)的全局復(fù)位信號(hào)有起始低電平狀態(tài),在上電過(guò)程中,WDT復(fù)位和外部暖復(fù)位為無(wú)效復(fù)位狀態(tài),只有上電復(fù)位受影響,并設(shè)計(jì)需要初始的復(fù)位低電平信號(hào)。電路的上電復(fù)位與電源電壓的關(guān)系如圖9所示,測(cè)試表明上電復(fù)位信號(hào)(2通道)與外部電源(1通道)關(guān)系符合設(shè)計(jì)要求,功能正確。在4個(gè)DSP的SoC系統(tǒng)調(diào)試界面,配置控制DSP和IP的寄存器,觀測(cè)DSP和IP的測(cè)試信號(hào),以對(duì)測(cè)試引腳的DSP的復(fù)位信號(hào)進(jìn)行測(cè)試。在DSP界面配置*(int*)0x40002000=0x00000000;配置DSP0的復(fù)位控制寄存器為0,DSP0復(fù)位,測(cè)試引腳信號(hào)圖略———編者注,可以看出配置DSP0的寄存器為0,引起DSP0的復(fù)位引腳信號(hào)拉低為低電平。復(fù)位管理電路本文基于一個(gè)內(nèi)嵌多個(gè)DSP微處理器控制的SoC芯片的設(shè)計(jì)與實(shí)現(xiàn)項(xiàng)目為基礎(chǔ),介紹了一種