基于復雜邏輯器件的音樂發(fā)生器設計

psd編程邏輯設備是20世紀70年代開發(fā)的一種新型專用集成電路芯片。psd的邏輯功能是由用戶通過對設備的編程來定義的。它集成度高，足以滿足一般數字系統(tǒng)的需要。cpld是一個復雜的編程邏輯設備，體積較大。它適用于邏輯電路應用，如序列、組合和其他邏輯電路應用程序。由于cpld在計數、編碼、數據變換、矩陣控制和存儲設備控制方面有其自身的優(yōu)勢，因此獲得了廣泛應用。采用CPLD器件作為音樂發(fā)生器的核心器件,不僅成本低、體積小,而且對器件的功能修改方便,只需要修改程序,下載到器件中就可以改變音樂.經過實驗驗證,該方法是可行的,設計出的音樂發(fā)生器可以發(fā)出預先定義的音樂.1硬件電路設計的軟件化采用CPLD器件設計數字系統(tǒng)或計算機外圍接口電路等,主要的工作是用CPLD廠商提供的開發(fā)軟件進行編程,還可利用軟件的仿真功能直接觀察用戶設計的邏輯功能所對應的波形、時間延時等性能,整個過程無須硬件開銷,因此,可以大大降低系統(tǒng)設計成本,提高設計效率,縮短設計周期.這些優(yōu)點使電子產品的設計從硬件、軟件的分體設計變?yōu)榫C合一體的軟件設計.硬件電路設計的軟件化是電路設計的發(fā)展趨勢,用硬件描述語言(HDL)來描述、模擬數字電路系統(tǒng)是這一趨勢的重要組成部分.硬件描述語言(HardwareDescriptionLanguage,HDL)是一種用于設計硬件電子系統(tǒng)的計算機語言,它用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結構和連接形式.1985年美國國防部正式推出了高速集成電路硬件描述語言VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage).1987年IEEE采納VHDL為硬件描述語言標準(IEEESTD-1076).VHDL是一種全方位的硬件描述語言,包括系統(tǒng)行為級、寄存器傳輸級和邏輯門級多個設計層次,支持結構、數據流和行為3種形式的混合描述,幾乎包含了以往各種硬件描述語言的功能.與傳統(tǒng)的門級描述方式相比,它更適合大規(guī)模系統(tǒng)的設計.目前,流行的EDA工具都支持VHDL語言,在電子設計領域受到了普遍的認同和廣泛的接受,成為現(xiàn)代EDA領域首選的硬件設計語言.2cpld輸出信號音樂是聲源振動在彈性介質(如空氣)中的傳播.一首音樂包括了2個因素:音調和節(jié)拍.音調的高低對應著頻率的大小,節(jié)拍的拍數對應著音樂音調持續(xù)時間的長短.不同的音樂對應不同的樂譜,是不同的音調和節(jié)拍的組合.在樂譜中,音調的高低用簡符來表示,如1Do,2Re,3Mi,音調的持續(xù)時間長短用節(jié)拍數表示,如1/4拍、2/4拍、3/4拍.通過VHDL軟件編程使CPLD輸出信號,該信號的頻率按照音樂樂譜中簡符對應的頻率輸出,并按節(jié)拍數持續(xù)一定時間,從而產生頻率隨時間變化而變化的音樂信號.輸出的音樂信號通過電聲轉換發(fā)聲器,如陶瓷片發(fā)聲器、電磁喇叭等來發(fā)聲,從而產生一首音樂.根據樂譜上的簡符可以得出發(fā)聲的音樂信號應有的頻率,根據簡符的節(jié)拍可以得出發(fā)聲的音樂信號保持該頻率的時間.而CPLD要實現(xiàn)的功能就是輸出頻率隨時間變化而變化的音樂信號.通過對輸入時鐘的分頻,得到簡符對應的頻率,控制分頻信號的輸出來實現(xiàn)對該頻率的持續(xù).為此,按照樂譜,對CPLD要設置2個參數,一個是分頻系數,另一個是節(jié)拍數.分頻系數的變化可以改變輸出信號的頻率,也就控制了發(fā)聲的簡符,輸出信號的頻率為輸入的時鐘信號的頻率除以分頻系數.節(jié)拍數的大小可以控制保持該分頻系數的時間的長短,也就控制了節(jié)拍,保持的時間為節(jié)拍數與單節(jié)拍持續(xù)時間的乘積.單節(jié)拍持續(xù)的時間可以由用戶自己來定義,從而可以得到快節(jié)奏或是慢節(jié)奏的音樂.3cpld的電路構成如圖1所示,該音樂發(fā)生器的硬件電路由電源電路、晶振電路、CPLD器件、濾波整形電路及發(fā)聲喇叭組成.電源電路的功能是提供硬件電路中各個元器件的電源,要把輸入的直流電壓穩(wěn)壓,并輸出+5V電壓,以防止因電源問題而燒壞TTL器件.供電方式可以采用電池供電或直流穩(wěn)壓電源供電.晶振電路的功能是產生一定頻率的脈沖時鐘信號,并將這些信號提供給CPLD器件.該音樂發(fā)生器的晶振電路是產生頻率為50kHz的正弦信號的電路.產生該信號的方法可以直接用環(huán)行振蕩器來構成,或者直接用晶振來產生.CPLD器件是整個硬件電路的核心,實現(xiàn)的功能就是把音樂以邏輯功能的形式寫入器件中,輸出能發(fā)生音樂的信號.該音樂發(fā)生器采用VHDL語言描述的方式來設計CPLD的邏輯功能,描述容易,修改方便.濾波整形電路是對CPLD輸出的信號進行濾波整形,使其平滑,以便發(fā)出的聲音更柔和.采用簡單的二階濾波可以將CPLD發(fā)出的方波信號整形成為正弦信號.4“雪絨花”音樂編碼程序在對CPLD編程之前,首先要對一首音樂進行編碼,利用該音樂的樂譜得出CPLD的分頻系數及各個簡符對應的節(jié)拍數.圖2是“雪絨花”歌曲的部分樂譜.當輸入時鐘為50k脈沖源時,對該音樂編碼得到CPLD的分頻系數及節(jié)拍數(如圖2、表1),假定該音樂單節(jié)拍持續(xù)時間為0.4s.對樂譜編碼后得到的分頻系數及節(jié)拍數就是CPLD器件對該樂譜的識別.在對CPLD編程時,按照編碼的2個參數,依照樂譜順序即可編出音樂程序.本程序基于MAX+PLUS2軟件設計平臺,采用VHDL語言描述方式,主程序如圖3所示.該主程序主要由2個功能模塊組成,最后輸出的信號result控制發(fā)聲器發(fā)聲,led信號控制發(fā)光二極管隨節(jié)拍發(fā)光.其中WRITEXRH模塊是對“雪絨花”音樂編碼后的參數的輸入,從而產生保持一定時間的分頻系數Q[7..0],并輸出對應簡符變化的節(jié)拍信號LED.而COUNTER模塊是一個計數值可調的計數器,根據輸入的分頻系數來進行計數分頻,從而輸出頻率變化的信號result.該程序的流程如圖4所示,程序為一個死循環(huán),不斷周期性產生一首音樂.對輸入的時鐘信號CLK首先進行預分頻,使分頻后的信號周期的大小為單節(jié)拍持續(xù)的時間,如“雪絨花”為0.4s.然后根據音樂樂譜,依次按簡符順序對單節(jié)拍進行計數,計數值即是樂譜中編碼的節(jié)拍數,同時將該簡符的分頻系數賦值給計數器進行計數.對節(jié)拍計數完畢也就說明該簡符持續(xù)的時間完畢,然后就對下一個簡符進行操作.對一首音樂所有簡符操作完后,整首音樂操作就完成了.5cpld器件采用ALTERA公司的MAXEPM7128SLC84型號的CPLD器件,晶振電路輸出的時鐘分配到83腳,輸出分別分配到8腳和9腳.利用MAX+PLUS2軟件編譯并仿真,正確后,將程序下載到器件中,采用Agilent54622D混合示波器來觀察并記