半導(dǎo)體集成電路考試題目及參考答案一、選擇題（每題2分，共20分）1.以下哪種半導(dǎo)體材料的本征載流子濃度隨溫度升高而顯著增加？A.硅（Si）B.二氧化硅（SiO?）C.氮化硅（Si?N?）D.銅（Cu）2.N型半導(dǎo)體中，多數(shù)載流子是：A.空穴B.自由電子C.負(fù)離子D.正離子3.PN結(jié)正向偏置時(shí)，耗盡層寬度會(huì)：A.變寬B.變窄C.不變D.先變寬后變窄4.MOSFET的閾值電壓Vth與以下哪項(xiàng)無(wú)關(guān)？A.柵氧化層厚度B.襯底摻雜濃度C.溝道長(zhǎng)度D.柵極材料功函數(shù)5.集成電路制造中，光刻工藝的關(guān)鍵步驟不包括：A.涂膠B.顯影C.刻蝕D.離子注入6.CMOS反相器的靜態(tài)功耗主要來(lái)源于：A.溝道電流B.柵極漏電流C.亞閾值泄漏電流D.無(wú)靜態(tài)電流（理想情況下）7.雙極型晶體管（BJT）的電流放大系數(shù)β是指：A.集電極電流與基極電流之比B.發(fā)射極電流與基極電流之比C.集電極電流與發(fā)射極電流之比D.基極電流與集電極電流之比8.以下哪種工藝用于在半導(dǎo)體表面形成絕緣層？A.化學(xué)氣相沉積（CVD）B.物理氣相沉積（PVD）C.離子注入D.外延生長(zhǎng)9.對(duì)于NMOS晶體管，當(dāng)VGS>Vth且VDS<VGSVth時(shí)，晶體管工作在：A.截止區(qū)B.飽和區(qū)C.線性區(qū)（三極管區(qū)）D.擊穿區(qū)10.集成電路中，銅互連相對(duì)于鋁互連的主要優(yōu)勢(shì)是：A.更低的電阻率B.更易刻蝕C.更好的粘附性D.更高的熔點(diǎn)二、填空題（每空1分，共20分）1.本征半導(dǎo)體中，電子濃度n與空穴濃度p的關(guān)系為_(kāi)_____（溫度一定時(shí)）。2.PN結(jié)的內(nèi)建電勢(shì)差Vbi與摻雜濃度NA、ND的關(guān)系為Vbi=______（寫(xiě)出公式，其中k為玻爾茲曼常數(shù)，T為熱力學(xué)溫度，q為電子電荷，ni為本征載流子濃度）。3.MOSFET的跨導(dǎo)gm反映了______對(duì)漏極電流的控制能力，其表達(dá)式為gm=______（長(zhǎng)溝道近似下，飽和區(qū)）。4.集成電路制造中，摻雜工藝的常用方法包括______和______。5.CMOS反相器的噪聲容限分為高電平噪聲容限NH和低電平噪聲容限NL，其中NH=______，NL=______（用VOH、VOL、VIH、VIL表示）。6.雙極型晶體管的三個(gè)工作區(qū)域?yàn)開(kāi)_____、______和______。7.光刻工藝中，分辨率的關(guān)鍵影響因素是______和______（根據(jù)瑞利判據(jù)）。8.為了減小MOSFET的短溝道效應(yīng)，通常需要______柵氧化層厚度或______襯底摻雜濃度（填“增加”或“減小”）。9.集成電路中的互連線延遲主要由______和______決定（分別用符號(hào)表示）。10.閂鎖效應(yīng)（Latchup）是由集成電路中的______結(jié)構(gòu)觸發(fā)的，其預(yù)防措施包括______和______。三、簡(jiǎn)答題（每題8分，共40分）1.簡(jiǎn)述PN結(jié)的形成過(guò)程及內(nèi)建電場(chǎng)的作用。2.說(shuō)明MOSFET閾值電壓Vth的定義，并列舉影響Vth的主要因素（至少4個(gè)）。3.集成電路制造中，為什么銅互連逐漸替代了鋁互連？請(qǐng)從材料特性和工藝角度分析。4.解釋CMOS反相器的動(dòng)態(tài)功耗來(lái)源，并寫(xiě)出其功耗計(jì)算公式（假設(shè)負(fù)載電容為CL，電源電壓為VDD，開(kāi)關(guān)頻率為f）。5.什么是半導(dǎo)體的摻雜？N型摻雜和P型摻雜的區(qū)別是什么？舉例說(shuō)明常用的摻雜元素。四、分析計(jì)算題（每題10分，共20分）1.已知某N型硅半導(dǎo)體的摻雜濃度ND=1×101?cm?3，本征載流子濃度ni=1×101?cm?3（300K時(shí)），計(jì)算該半導(dǎo)體的多子濃度、少子濃度及費(fèi)米能級(jí)相對(duì)于本征費(fèi)米能級(jí)的位置（用qφf(shuō)表示，其中φf(shuō)為費(fèi)米勢(shì)）。2.某NMOS晶體管工作在飽和區(qū)，已知參數(shù)：μn=500cm2/V·s，Cox=3.45×10??F/cm2，W/L=10μm/1μm，VGS=3V，Vth=0.7V。計(jì)算其漏極電流ID（長(zhǎng)溝道近似下，忽略溝道長(zhǎng)度調(diào)制效應(yīng)）。五、綜合設(shè)計(jì)題（20分）設(shè)計(jì)一個(gè)2輸入CMOS與非門(mén)（NAND門(mén)），要求：（1）畫(huà)出完整的電路結(jié)構(gòu)圖（包括PMOS和NMOS管的連接方式）；（2）說(shuō)明其工作原理（輸入A、B不同組合時(shí)，輸出Y的狀態(tài)及各晶體管的導(dǎo)通/截止情況）；（3）簡(jiǎn)述該電路的靜態(tài)功耗特點(diǎn)及原因。參考答案一、選擇題1.A2.B3.B4.C5.C6.D7.A8.A9.C10.A二、填空題1.n=p=ni2.(kT/q)ln(NA·ND/ni2)3.柵源電壓；μnCox(W/L)(VGSVth)4.離子注入；擴(kuò)散5.VOHVIH；VILVOL6.截止區(qū)；放大區(qū)；飽和區(qū)7.曝光波長(zhǎng)；數(shù)值孔徑8.減??；增加9.電阻（R）；電容（C）10.寄生晶閘管（PNPN）；減小阱電阻；增加襯底摻雜濃度三、簡(jiǎn)答題1.PN結(jié)形成過(guò)程：P型半導(dǎo)體（多子為空穴）與N型半導(dǎo)體（多子為電子）接觸時(shí)，載流子因濃度差發(fā)生擴(kuò)散運(yùn)動(dòng)，P區(qū)空穴向N區(qū)擴(kuò)散，N區(qū)電子向P區(qū)擴(kuò)散，留下不能移動(dòng)的正負(fù)離子，形成空間電荷區(qū)（耗盡層）?？臻g電荷區(qū)產(chǎn)生內(nèi)建電場(chǎng)，方向由N區(qū)指向P區(qū)，阻礙多子擴(kuò)散，促進(jìn)少子漂移。當(dāng)擴(kuò)散與漂移達(dá)到動(dòng)態(tài)平衡時(shí)，形成穩(wěn)定的PN結(jié)。內(nèi)建電場(chǎng)的作用是阻止多子的進(jìn)一步擴(kuò)散，維持PN結(jié)的平衡狀態(tài)，并在反向偏置時(shí)擴(kuò)展耗盡層寬度。2.閾值電壓Vth定義為MOSFET開(kāi)始形成導(dǎo)電溝道（強(qiáng)反型）時(shí)所需的最小柵源電壓。影響Vth的因素包括：（1）柵氧化層厚度tox（tox增大，Vth增大）；（2）襯底摻雜濃度NA（NA增大，Vth增大）；（3）柵極材料與襯底的功函數(shù)差Φms（Φms越負(fù)，Vth越?。?；（4）襯底表面的固定電荷密度Qf（Qf增大，Vth減?。?；（5）溝道長(zhǎng)度L（短溝道效應(yīng)會(huì)導(dǎo)致Vth隨L減小而降低）。3.銅互連替代鋁的原因：（1）材料特性：銅的電阻率（約1.7μΩ·cm）低于鋁（約2.8μΩ·cm），可降低互連電阻，減少RC延遲；銅的電遷移抗性更強(qiáng)，可靠性更高。（2）工藝角度：鋁互連需通過(guò)干法刻蝕形成圖形，而銅難以直接刻蝕，因此采用大馬士革工藝（先刻蝕介質(zhì)槽，再填充銅并化學(xué)機(jī)械拋光），可減少工藝步驟；銅與低介電常數(shù)（lowk）介質(zhì)的兼容性更好，能進(jìn)一步降低互連電容。4.CMOS反相器的動(dòng)態(tài)功耗來(lái)源：（1）開(kāi)關(guān)功耗：負(fù)載電容CL充放電時(shí)的能量損耗；（2）短路功耗：輸入跳變期間，PMOS和NMOS同時(shí)導(dǎo)通產(chǎn)生的瞬時(shí)電流損耗（通常小于開(kāi)關(guān)功耗）。動(dòng)態(tài)功耗計(jì)算公式為：Pdynamic=CL·VDD2·f+Pshort，其中Pshort為短路功耗（近似可忽略時(shí)，Pdynamic≈CL·VDD2·f）。5.半導(dǎo)體摻雜是指在本征半導(dǎo)體中摻入少量雜質(zhì)元素，以改變其導(dǎo)電類(lèi)型和載流子濃度。N型摻雜摻入五價(jià)元素（如磷P、砷As），雜質(zhì)原子釋放自由電子，使半導(dǎo)體以電子為多數(shù)載流子；P型摻雜摻入三價(jià)元素（如硼B(yǎng)、鎵Ga），雜質(zhì)原子接受電子產(chǎn)生空穴，使半導(dǎo)體以空穴為多數(shù)載流子。例如，硅中摻磷為N型，摻硼為P型。四、分析計(jì)算題1.（1）多子濃度：N型半導(dǎo)體多子為電子，n≈ND=1×101?cm?3；（2）少子濃度：由電中性條件n·p=ni2，得p=ni2/ND=(1×101?)2/(1×101?)=1×10?cm?3；（3）費(fèi)米能級(jí)位置：對(duì)于N型半導(dǎo)體，費(fèi)米能級(jí)高于本征費(fèi)米能級(jí)，qφf(shuō)=kTln(ND/ni)。代入數(shù)據(jù)（300K時(shí)kT/q≈0.026V），qφf(shuō)=0.026V×ln(1×101?/1×101?)=0.026V×ln(1×10?)≈0.026V×13.8≈0.359V。2.飽和區(qū)漏極電流公式：ID=(1/2)μnCox(W/L)(VGSVth)2。代入?yún)?shù)：μn=500cm2/V·s=500×10??m2/V·s=0.05m2/V·s（注意單位轉(zhuǎn)換不影響數(shù)值計(jì)算，因Cox單位為F/cm2，W/L為無(wú)量綱）；Cox=3.45×10??F/cm2=3.45×10?3F/m2；W/L=10/1=10；VGSVth=3V0.7V=2.3V。計(jì)算得：ID=0.5×0.05×3.45×10?3×10×(2.3)2=0.5×0.05×3.45×10?3×10×5.29≈0.5×0.05×3.45×10?3×52.9≈0.5×0.05×0.182≈0.00455A=4.55mA。五、綜合設(shè)計(jì)題（1）電路結(jié)構(gòu)圖：2輸入NAND門(mén)由2個(gè)PMOS管（并聯(lián)）和2個(gè)NMOS管（串聯(lián)）組成。PMOS的源極接VDD，漏極共同連接輸出Y；兩個(gè)PMOS的柵極分別接輸入A和B。NMOS的源極接地（GND），漏極共同連接輸出Y；兩個(gè)NMOS的柵極分別接輸入A和B，且第一個(gè)NMOS的漏極與第二個(gè)NMOS的源極相連（串聯(lián)結(jié)構(gòu)）。（2）工作原理：輸入A=0、B=0：PMOS1和PMOS2均導(dǎo)通（VGS=VDD0>Vth_P，PMOS導(dǎo)通條件為VGS<Vth_P，通常Vth_P為負(fù)），NMOS1和NMOS2均截止（VGS=0<Vth_N），輸出Y通過(guò)PMOS上拉至VDD（高電平）。輸入A=0、B=1：PMOS1導(dǎo)通（VGS=VDD>0>Vth_P），PMOS2截止（VGS=01=1V<Vth_P，假設(shè)Vth_P=0.7V，則導(dǎo)通？需注意PMOS導(dǎo)通條件為VGS<Vth_P，即柵極電壓低于源極電壓+|Vth_P|。若VDD=3V，PMOS源極接VDD=3V，柵極B=1V（假設(shè)邏輯高為3V，低為0V？需明確邏輯電平。通常CMOS中，輸入高電平為VDD，低為0。因此，當(dāng)B=VDD（高），PMOS2的VGS=0VDD=VDD<Vth_P（假設(shè)Vth_P=0.7V），則PMOS2導(dǎo)通？此處可能存在混淆，正確分析應(yīng)為：PMOS導(dǎo)通條件是柵極電壓低于源極電壓+|Vth_P|。源極接VDD，所以當(dāng)柵極輸入為低電平（0V）時(shí)，VGS=0VVDD=VDD<Vth_P（負(fù)），PMOS導(dǎo)通；當(dāng)柵極輸入為高電平（VDD）時(shí)，VGS=VDDVDD=0V>Vth_P（負(fù)），PMOS截止。因此：修正后：A=0（低）、B=0（低）：PMOS1（柵A=0）導(dǎo)通，PMOS2（柵B=0）導(dǎo)通；NMOS1（柵A=0）截止，NMOS2（柵B=0）截止→Y=VDD（高）。A=0（低）、B=1（高）：PMOS1導(dǎo)通（柵A=0），PMOS2截止（柵B=1=VDD）；NMOS1截止（柵A=0），NMOS2導(dǎo)通（柵B=1=VDD>Vth_N）→NMOS2導(dǎo)通但NMOS1截止，串聯(lián)結(jié)構(gòu)斷開(kāi)，Y通過(guò)PMOS1上拉至VDD（高）。A=1（高）、B=0（低）：PMOS1截止（柵A=1=VDD），PMOS2導(dǎo)通（柵B=0）；NMOS1導(dǎo)通（柵A=1=VDD>Vth_N），NMOS2截止（柵B=0）→串聯(lián)結(jié)構(gòu)斷開(kāi)，Y通過(guò)PMOS2上拉至VDD（高）。A=1（高）、B=1（高）：PMOS