SoC設(shè)計(jì)方法與實(shí)現(xiàn)SoC中數(shù)?；旌闲盘?hào)IP的設(shè)計(jì)與集成第十三章SoC設(shè)計(jì)方法與實(shí)現(xiàn)數(shù)?；旌闲盘?hào)IP的設(shè)計(jì)流程數(shù)?；旌闲盘?hào)IP的主要組成部分內(nèi)容大綱數(shù)模混合信號(hào)IP的SoC集成要點(diǎn)SoC中的數(shù)?；旌闲盘?hào)IP數(shù)模混合信號(hào)（AMS，analogmixedsignal)數(shù)?；旌闲盘?hào)集成的必要性SoC與外界的通信通常會(huì)有讀取和發(fā)出模擬信號(hào)，如音頻的錄制及播放。部分功能無(wú)法由全數(shù)字電路完成常見(jiàn)的數(shù)?；旌闲盘?hào)功能IPPLLAD/DARF/MMIC時(shí)序信息.lib/.db文件主要提供接口時(shí)序信息物理信息版圖（GDSII）主要提供模塊面積、層次、端口位置等物理信息物理庫(kù)文件（.plib/.pdb）或LEF/DEF文件可供SoC集成的數(shù)?；旌闲盘?hào)IP包物理驗(yàn)證信息DRC/ERC檢查規(guī)則所需的模型AntennaEffect檢查L(zhǎng)VS模型LVS模型SPICE格式仿真模型行為級(jí)描述測(cè)試文件測(cè)試網(wǎng)表測(cè)試向量模擬與數(shù)字部分的整體布局?jǐn)?shù)?；旌闲盘?hào)IP的SoC集成要點(diǎn)電源的布局與規(guī)劃接口信號(hào)-電平轉(zhuǎn)換器的設(shè)計(jì)模擬與數(shù)字部分的整體布局常見(jiàn)的布局方式：電源/地線上跳動(dòng)噪聲的影響數(shù)字信號(hào)反轉(zhuǎn)頻率遠(yuǎn)高于模擬信號(hào)，基于電源之間耦合效應(yīng)對(duì)模擬電源產(chǎn)生電源噪聲。：?jiǎn)为?dú)連接到芯片的電源管腳如果沒(méi)有足夠的電源管腳，在各自布線較長(zhǎng)距離以后，再將其連接到同一個(gè)電源引腳上，從而使得跳動(dòng)的影響在長(zhǎng)導(dǎo)線上盡量受到損耗。電源線上跳動(dòng)噪聲的消除避免數(shù)字電源線上跳動(dòng)的影響：確保SoC芯片數(shù)字部分和模擬部分中的數(shù)字電源地線處于同一電平上。在SoC集成時(shí)，分別對(duì)AMSIP的數(shù)字部分和模擬部分的電源線進(jìn)行導(dǎo)線的引出。在AMPIP的版圖設(shè)計(jì)時(shí)，數(shù)字部分和模擬部分分別預(yù)留數(shù)字電源/地線的端口。示例：電源的布局與規(guī)劃模擬與數(shù)字電源引腳需分開(kāi)且做必要隔離：示例：電源的布局與規(guī)劃利用金屬線隔離（Shielding）技術(shù)減少關(guān)鍵信號(hào)之間的串?dāng)_其他設(shè)計(jì)要點(diǎn)利用保護(hù)環(huán)技術(shù)降低數(shù)字信號(hào)對(duì)模擬電路的噪聲影響模擬-數(shù)字：當(dāng)VDDA>VDDD

采用圖（a）電平轉(zhuǎn)換器

數(shù)字-模擬：當(dāng)VDDD<VDDA

采用圖（b）電平轉(zhuǎn)換器信號(hào)接口：數(shù)字-模擬信號(hào)電平轉(zhuǎn)換器的設(shè)計(jì)數(shù)字部分和模擬部分使用不同的電源電平值電平轉(zhuǎn)換器保證功能正確、減低靜態(tài)功耗數(shù)字-模擬信號(hào)接口需要進(jìn)行專(zhuān)門(mén)的數(shù)字-模擬電平轉(zhuǎn)化（b）A/D電平轉(zhuǎn)換器請(qǐng)老師確認(rèn)模板背景、標(biāo)題中使用的元素是否符合需求可用使用標(biāo)準(zhǔn)字號(hào)：大于20號(hào)字號(hào)大小根據(jù)頁(yè)面內(nèi)容適當(dāng)縮放標(biāo)準(zhǔn)色：字體：思源宋體CNHeavy思源黑體CNNormal一級(jí)標(biāo)題二級(jí)標(biāo)題三級(jí)標(biāo)題特