證券研究報(bào)告證券研究報(bào)告|2024年09月19日半導(dǎo)體行業(yè)專題：先進(jìn)封裝超越摩爾定律，晶圓廠和封測廠齊發(fā)力投資評級：優(yōu)于大市（維持）hujian1@huhui2@yezi3@zhanliuyang@請務(wù)必閱讀正文之后的免責(zé)聲明及其項(xiàng)下所有內(nèi)容請務(wù)必閱讀正文之后的免責(zé)聲明及其項(xiàng)下所有內(nèi)容請務(wù)必閱讀正文之后的免責(zé)聲明及其項(xiàng)下所有內(nèi)容請務(wù)必閱讀正文之后的免責(zé)聲明及其項(xiàng)下所有內(nèi)容先進(jìn)封裝超越摩爾定律，晶圓廠和封測廠齊發(fā)力l后摩爾時代，先進(jìn)封裝獲重視一方面，當(dāng)前先進(jìn)芯片發(fā)展面臨“存儲墻”“面積墻”“功耗墻”和“功能墻”，僅依靠先進(jìn)制程無法解決，先進(jìn)封裝成為重要助力。另一方，隨著工藝制程進(jìn)入10nm以下，芯片設(shè)計(jì)成本快速提高。根據(jù)IBS的數(shù)據(jù)，16nm工藝的芯片設(shè)計(jì)成本為1.06億美元，5nm增至5.42億美元。同時，由于先進(jìn)制程越來越接近物理極限，摩爾定律明顯放緩，側(cè)重封裝技術(shù)的MorethanMoore路徑越來越被重視。根據(jù)Yole的預(yù)測，2023年全球先進(jìn)封裝營收為378億美元，2029年增長到695億美元，2023-2029年的CAGR達(dá)10.7%。其中2.5D/3D封裝增速最快；高端封裝市場規(guī)模將從2023年的43億美元增長至2029年的280億美元，CAGR達(dá)37%；先進(jìn)封裝領(lǐng)域資本開支將從2023年的99億美元提高至2024年的115億美元。l先進(jìn)封裝技術(shù)多樣，目的是提高集成度和性能并降低成本先進(jìn)封裝技術(shù)包括FO（扇出型封裝）、WLCSP（晶圓級芯片規(guī)模封裝）、FCCSP（倒裝芯片級封裝）、FCBGA（倒裝芯片球柵陣列封裝）、2.5D封裝、3D封裝、ED(芯片封裝)、SiP（系統(tǒng)級封裝）等。相比傳統(tǒng)封裝技術(shù)，先進(jìn)封裝由有線變?yōu)闊o線，從芯片級封裝拓展至晶圓級封裝，從單芯片封裝拓展至多芯片封裝，從2D封裝拓展至2.5D/3D封裝，從而縮小封裝體積、增加I/O數(shù)、提高集成度和性能，并降低成本。Chiplet（芯粒/小芯片）是后摩爾時代的重要路徑，相比SoC，具有更高的靈活性、可擴(kuò)展性和模塊化，根據(jù)martket.us的預(yù)測，全球Chiplet市場規(guī)模將由2023年的31億美元增長至2033年的1070億美元，CAGR約42.5%。先進(jìn)封裝超越摩爾定律，晶圓廠和封測廠齊發(fā)力l晶圓廠和封測廠均積極布局先進(jìn)封裝，相互之間既有競爭也有合作晶圓廠依靠前道工藝優(yōu)勢入局先進(jìn)封裝。先進(jìn)封裝，尤其是高端封裝的實(shí)現(xiàn)越來越依賴前道技術(shù)，臺積電、英特爾和三星等晶圓廠優(yōu)勢突出，憑借先進(jìn)封裝需求走高，2023年臺積電、英特爾、三星的封裝收入分別位列全球第三到第五。臺積電：2008年成立集成互連與封裝技術(shù)整合部門，專門研究先進(jìn)封裝技SoIC。英偉達(dá)H100、A100、B100均采用CoWoS封裝，在AI強(qiáng)勁需求背景下，臺積電CoWoS產(chǎn)能持續(xù)緊張，除持積極與OSAT廠商合作。臺積電表示未來只會專注三星：提供2.5D封裝I-Cube、3D封裝X-Cube等，2022年12月在半導(dǎo)體業(yè)務(wù)部門內(nèi)成立先進(jìn)封裝（AOSAT廠商發(fā)力先進(jìn)封裝以獲取價值增量。相比傳統(tǒng)封裝，先進(jìn)封裝不僅需求增速更高，在產(chǎn)業(yè)鏈中的價值占比也更高，傳統(tǒng)OSAT（OutsourcedSemiconductorAssemblyandTesting，委外半導(dǎo)體封測）大廠如日月光、長電科技等為了獲取更高的市場份額和價值量，均在大力發(fā)展先進(jìn)封裝技術(shù)，2023年前六大OSAT廠商約41%資本開支投向了先進(jìn)封裝。l投資策略：推薦長電科技、通富微電、偉測科技等。l風(fēng)險提示：國產(chǎn)替代進(jìn)程不及預(yù)期；下游需求不及預(yù)期；行業(yè)競爭加劇的風(fēng)險；國際關(guān)系發(fā)生不利變化的風(fēng)險。01后摩爾時代，先進(jìn)封裝獲重視02晶圓廠依靠前道工藝優(yōu)勢入局先進(jìn)封裝03OSAT廠商發(fā)力先進(jìn)封裝以獲取價值增量04先進(jìn)封裝標(biāo)的推薦芯片封裝測試隨半導(dǎo)體產(chǎn)業(yè)發(fā)展重要性日漸提升ll芯片封裝和測試是芯片制造的關(guān)鍵一環(huán)。芯片封裝是用特定材料、工藝技術(shù)對芯片進(jìn)行安放、固定、密封，保護(hù)芯片性能，并將芯片上的接點(diǎn)連接到封裝外殼上，實(shí)現(xiàn)芯片內(nèi)部功能的外部延伸。芯片封裝完成后，芯片測試確保封裝的芯片符合性能要求。通常認(rèn)為，集成電路封裝主要有電氣特性的保持、芯片保護(hù)、應(yīng)力緩和及尺寸調(diào)整配合四大功能。l半導(dǎo)體產(chǎn)業(yè)垂直分工造就專業(yè)委外封裝測試企業(yè)(OSAT)。半導(dǎo)體企業(yè)的經(jīng)營模式分為IDM（垂直整合制造）和垂直分工兩種主要模式。IDM模式企業(yè)內(nèi)部完成芯片設(shè)計(jì)、制造、封測全環(huán)節(jié)，具備產(chǎn)業(yè)鏈整合優(yōu)勢。垂直分工模式芯片設(shè)計(jì)、制造、封測分別由芯片設(shè)計(jì)企業(yè)（Fabless）、晶圓代工廠（Foundry）、封測廠（OSAT）完成，形成產(chǎn)業(yè)鏈協(xié)同效應(yīng)。圖圖：半導(dǎo)體企業(yè)的主要經(jīng)營模式圖圖：半導(dǎo)體封裝工藝示意圖：半導(dǎo)體封裝發(fā)展歷史芯片封裝測試隨半導(dǎo)體產(chǎn)業(yè)發(fā)展重要性日漸提升圖：半導(dǎo)體封裝發(fā)展歷史ll封測行業(yè)隨半導(dǎo)體制造功能、性能、集成度需求提升不斷迭代新型封裝技術(shù)。迄今為止全球集成電路封裝技術(shù)一共經(jīng)歷了五個發(fā)展階段。當(dāng)前，全球封裝行業(yè)的主流技術(shù)處于以CSP、BGA為主的第三階段，并向以系統(tǒng)級封裝(SiP）、倒裝焊封裝（FC）、芯片上制作凸點(diǎn)（Bumping）為代表的第四階段和第五階段封裝技術(shù)邁進(jìn)。l全球半導(dǎo)體封裝行業(yè)保持穩(wěn)定增長，先進(jìn)封裝市場規(guī)模將于2027年首次超過傳統(tǒng)封裝。根據(jù)SemiconductorEngineering預(yù)測，全球半導(dǎo)體封裝市場規(guī)模將由2020年650.4億美元增長至2027年1186億美元，復(fù)合增長率為6.6%。先進(jìn)封裝復(fù)合增長率超過傳統(tǒng)封裝，有望于2027年市場規(guī)模超過傳統(tǒng)封裝，達(dá)到616億美元。塑料有引線片式載體封裝（PLCC）、塑（PQFN）、小外形晶體管封裝（SOT圖圖：全球半導(dǎo)體封裝市場規(guī)模預(yù)測后摩爾時代，先進(jìn)封裝獲重視ll當(dāng)前先進(jìn)芯片發(fā)展面臨“存儲墻”“面積墻”“功耗墻”和“功能墻”，僅依靠先進(jìn)制程無法解決，先進(jìn)封裝成為重要助力。綜合算力被存儲器制約。2000-2020年光罩面積為26mm×33mm。通過先進(jìn)圖：當(dāng)前先進(jìn)芯片發(fā)展面臨“存儲墻”“面積墻”“功耗墻”和“功能墻”圖：當(dāng)前先進(jìn)芯片發(fā)展面臨“存儲墻”“面積墻”“功耗墻”和“功能墻”資料來源：曹立強(qiáng)、侯峰澤，《先進(jìn)封裝技術(shù)的發(fā)展與機(jī)遇》，前瞻科技雜志，后摩爾時代，先進(jìn)封裝獲重視ll先進(jìn)制程的成本快速提升且接近物理極限，先進(jìn)封裝獲重視。隨著工藝制程進(jìn)入10nm以下，芯片設(shè)計(jì)成本快速提高。根據(jù)InternationalBusinessStrategies（IBS）的數(shù)據(jù)，16nm工藝的芯片設(shè)計(jì)成本為1.06億美元，5nm增至5.42億美元。同時，由于先進(jìn)制程越來越接近物理極限，摩爾定律明顯放緩，側(cè)重封裝技術(shù)的MorethanMoore路徑越來越被重視。l臺積電早已入局先進(jìn)封裝，近年約10%資本開支主要用于先進(jìn)封裝。臺積電在追求先進(jìn)制程的同時，早在2008年便成立集成互連與封裝技術(shù)整合部門入局先進(jìn)封裝，目前已形成CoWoS、InFO、SoIC技術(shù)陣列。近年來，臺積電每年資本開支中約10%投入先進(jìn)封裝、測試、光罩等。圖：臺積電先進(jìn)封裝技術(shù)圖：芯片設(shè)計(jì)成本隨著先進(jìn)制程快速提升圖：臺積電先進(jìn)封裝技術(shù)圖：芯片設(shè)計(jì)成本隨著先進(jìn)制程快速提升資料來源：IBS，國信證券經(jīng)濟(jì)研究所整理資料來源：臺積2023年先進(jìn)封裝領(lǐng)域資本開支為99億美元ll2023年先進(jìn)封裝領(lǐng)域資本開支為99億美元。根據(jù)Yole的數(shù)據(jù)，2023年先進(jìn)封裝領(lǐng)域資本開支為99億美元，主要來自臺積電、英特爾、三星、SK海力士等半導(dǎo)體大廠，以及安靠、日月光、長電科技等頭部OSAT廠商。Yole預(yù)計(jì)2024年先進(jìn)封裝領(lǐng)域資本開支將增加到115億美元。l先進(jìn)封裝約占IDM/晶圓代工廠2023年資本開支的9%；約占頭部OSAT資本開支的41%。圖：先進(jìn)封裝領(lǐng)域資本開支預(yù)計(jì)2023-2029年全球先進(jìn)封裝營收CAGR為11%ll2023-2029年全球先進(jìn)封裝營收CAGR為11%。根據(jù)Yole的預(yù)測，2023年全球先進(jìn)封裝營收為378億美元，占半導(dǎo)體封裝市場的44%，預(yù)計(jì)2024年將增長13%至425億美元，2029年增長至695億美元，CAGR達(dá)11%，其中2.5D/3D封裝增速最快。l從2019-2029年先進(jìn)封裝I/O間距和RDL線寬/線距的技術(shù)路線來看，呈縮小趨勢。其中錫球I/O間距在300μm不變，RDL線寬/線距從＞5/5μm縮小至＞2/2μm，微凸塊間距由80-40μm縮小至50-40μm?；旌湘I合（HybridBonding）使金屬-金屬、氧化物-氧化物面對面堆疊成為可能，可使凸塊間距小于10μm，用在W2W(wafer-to-wafer)和D2W(die-to-wafer)中。圖圖：先進(jìn)封裝市場規(guī)模預(yù)測圖圖：先進(jìn)封裝I/O間距和RDL線寬/線距的技術(shù)路線預(yù)計(jì)2023-2029年全球高端封裝市場規(guī)模CAGR達(dá)37%ll預(yù)計(jì)2023-2029年全球高端封裝市場規(guī)模CAGR達(dá)37%。根據(jù)Yole的預(yù)測，高端封裝市場規(guī)模將從2023年的43億美元增長至2029年的280億美元，CAGR達(dá)37%；高端封裝數(shù)量將從2023年的6.27億增長至2029年的56億，CAGR達(dá)44%。按終端市場來看，2023年最大的應(yīng)用是通訊/基礎(chǔ)設(shè)施，占比超過67%；2023-2029年CAGR最高的應(yīng)用是移動/按技術(shù)來看，3D堆疊存儲（包括HBM、3DS、3DNAND、CBADRAM）占比最大，預(yù)計(jì)2029年貢獻(xiàn)超過70%；2023-202圖：2024年高性能封裝的I/O密度和間距圖：2024年高性能封裝的I/O密度和間距圖：2023-2029年高性能封裝各技術(shù)平臺規(guī)模預(yù)測資料來源：Yole，國信證券經(jīng)濟(jì)研究所整理先進(jìn)封裝技術(shù)——FO、WLCSPllFO（Fan-Out，扇出型封裝）：基于晶圓重構(gòu)技術(shù)，將切割后的好芯片重新放置在載板上，芯片間距離視需求而定，布線可在芯片內(nèi)和芯片外，可提供更多的I/O數(shù)量，包括晶圓級扇出型(Fan-outWaferLevelPackaging，F(xiàn)OWLP)和面板級扇出型(Fan-outPanelLevelPackaging,FOPLP)。與之相對的FI（Fan-In，扇入型封裝）布線均在芯片尺寸內(nèi)。lWLCSP（WaferLevelChipScalePackaging，晶圓級芯片規(guī)模封裝將晶圓級封裝（WLP）和芯片尺寸封裝（CSP）合為一體的封裝技術(shù)。WLP是直接在晶圓上進(jìn)行大部分或全部的封裝測試程序，之后再進(jìn)行切割；與之相對的傳統(tǒng)工藝是將單個芯片從晶圓上切割后再進(jìn)行封裝測試。CSP是指整個package的面積相比于silicon總面積不超過120%的封裝技術(shù)。圖圖：扇出型封裝和扇入型封裝圖：晶圓級封裝和傳統(tǒng)封裝圖：晶圓級封裝和傳統(tǒng)封裝先進(jìn)封裝技術(shù)——FCBGA、FCCSPllFC（FlipChip，倒裝芯片將芯片翻轉(zhuǎn)使電氣面朝下，通過凸點(diǎn)與基板連接；BGA（BallGridArray，球柵陣列用焊球代替?zhèn)鹘y(tǒng)周邊引腳。lFCCSP（FlipChipChipScalePackage，倒裝芯片級封裝）與FCBGA（FlipChipBallGridArray，倒裝芯片球柵陣列封裝）相比，除整體尺寸更小外，在外形上沒有明顯差異，圖：FCCSP和FCBGA封裝技術(shù)先進(jìn)封裝技術(shù)——2.5D/3Dll2.5D封裝：將多個芯片通過中介層（Interposer）連接，提高XY面密度，可以在保持性能的同時降低成本、提高良率，具有更好的靈活性和可擴(kuò)展性。l3D封裝：直接在芯片上打孔和布線，實(shí)現(xiàn)Z方向的芯片堆疊和連接。目前在存儲領(lǐng)域應(yīng)用較多。lTSV（ThroughSiliconVia，硅通孔）技術(shù)可以實(shí)現(xiàn)硅片內(nèi)部垂直電互聯(lián)，是實(shí)現(xiàn)2.5D、3D先進(jìn)封裝的關(guān)鍵技術(shù)之一。相比平面互連，TSV可減小互連長度和信號延遲，降低寄生電容和電感，實(shí)現(xiàn)芯片間低功耗和高速通信。圖：2D、2.5D、3D封裝技術(shù)先進(jìn)封裝技術(shù)——EDllED(EmbeddedDie，嵌入式芯片封裝)：將芯片嵌入基板內(nèi)部，而非安裝在基板表面上，可以縮短電路長度，提高電氣性能，減小封裝尺寸。l根據(jù)martket.us的預(yù)測，ED封裝市場規(guī)模將由2023年的0.95億美元增長至2033年的6.09億美元，CAGR約20%。圖圖：ED封裝技術(shù)圖圖：全球ED封裝市場規(guī)模先進(jìn)封裝技術(shù)——SiPllSiP（SysteminPackage，系統(tǒng)級封裝根據(jù)國際半導(dǎo)體路線組織（ITRS）的定義，SiP是將多個具有不同功能的有源電子元件與可選無源器件，以及諸如MEMS或者光學(xué)器件等其他器件組裝到一起，實(shí)現(xiàn)一定功能的單個標(biāo)準(zhǔn)封裝件，形成一個系統(tǒng)或者子系統(tǒng)。lSiP封裝內(nèi)部可能用到倒裝芯片、芯片堆疊、晶圓級封裝等多種封裝技術(shù)。圖：2022年全球SiP市場規(guī)模Chiplet是后摩爾時代的重要路徑llChiplet（芯粒/小芯片）：指預(yù)先制造好、具有特定功能、可組合集成的晶片（Die），可以組合起來創(chuàng)建更大的系統(tǒng)或集成到現(xiàn)有芯片中，允許系統(tǒng)設(shè)計(jì)人員混合和匹配不同的芯片功能，以創(chuàng)建定制和優(yōu)化的解決方案。相比SoC，具有更高的靈活性、可擴(kuò)展性和模塊化。l根據(jù)martket.us的預(yù)測，全球Chiplet市場規(guī)模將由2023年的31億美元增長至2033年的1070億美元，CAGR約42.5%。從產(chǎn)品來看，2023年CPUChiplet占比超過41%。圖圖：全球Chiplet市場下游分布Chiplet是后摩爾時代的重要路徑llUCIe標(biāo)準(zhǔn)：2022年3月，Intel、AMD、ARM、高通、三星、臺積電、日月光、GoogleCloud、Meta和微軟等公司聯(lián)合推出“UniversalChipletInterconnectExpress”（通用芯粒互連，簡稱“UCIe”），作為Die-to-Die互連標(biāo)準(zhǔn)，主要目的是統(tǒng)一Chiplet之間的互連接口標(biāo)準(zhǔn)，打造一個開放性的Chiplet生態(tài)系統(tǒng)。圖圖：UCIe聯(lián)盟成員 IC封裝基板是先進(jìn)封裝的重要材料llIC封裝基板（ICSubstrate在先進(jìn)封裝中取代傳統(tǒng)引線框架，為芯片提供支撐、散熱和保護(hù)作用，也為芯片間、芯片與PCB間提供互連，可在其中埋入無源、有源器件。相比其他PCB板，具有高密度、高精度、薄型化及小型化等特點(diǎn)。l根據(jù)Yole的數(shù)據(jù)，全球先進(jìn)封裝基板市場規(guī)模將由2023年的149億美元增至2029年312億美元；2022年中國企業(yè)先進(jìn)封裝基板全球市占率僅5%。l2023年9月英特爾宣布將在2030年前推出用于下一代先進(jìn)封裝的玻璃基板（GlassCoreSubstrate）。這是繼陶瓷基板、有機(jī)基板后的第三種基板，相比有機(jī)基板，具有超低的平整度、更好的熱傳導(dǎo)性和電性、更高的互連密度、更低的成本。圖：玻璃基板與有機(jī)基板對比圖：玻璃基板與有機(jī)基板對比圖：全球先進(jìn)封裝基板市場規(guī)模晶圓廠依靠前道工藝優(yōu)勢入局先進(jìn)封裝ll晶圓制造廠在先進(jìn)封裝中的地位領(lǐng)先。先進(jìn)封裝，尤其是高端封裝的實(shí)現(xiàn)越來越依賴前道技術(shù)，混合鍵合技術(shù)（HybridBonding，通過直接銅對銅的連接方式取代凸點(diǎn)或焊球互連）正成為一種新趨勢。臺積電、英特爾和三星等晶圓廠優(yōu)勢突出，憑借先進(jìn)封裝需求走高，2023年臺積電、英特爾、三星封裝收入分別位列全球第三到第五。圖圖：先進(jìn)封裝技術(shù)參與者圖圖：前十大封裝廠商排名圖圖：前五大玩家先進(jìn)封裝收入先進(jìn)封裝布局——臺積電ll2008年臺積電成立集成互連與封裝技術(shù)整合部門，專門研究先進(jìn)封裝技術(shù)，重心發(fā)展扇出型封裝InFO、2.5D封裝CoWoS和3D封裝SoIC。2011年推出CoWoS，2012與賽靈思在FPGA上合作量產(chǎn)；2014年投入InFO研發(fā)，2016年獲得蘋果A10訂單；2018年公開SoIC技術(shù)，2022年量產(chǎn)，AMD是首發(fā)客戶。l2020年臺積電宣布將其2.5D和3D封裝產(chǎn)品合并為一個全面的品牌3DFabric技術(shù)，進(jìn)一步將制程工藝和封裝技術(shù)深度整合；2022年宣布成立臺積電開放創(chuàng)新平臺（OIP?)3DFabric聯(lián)盟，以進(jìn)一步加速3DIC生態(tài)系統(tǒng)的創(chuàng)新及完備。圖：臺積電3DFabric技術(shù)平臺先進(jìn)封裝布局——臺積電圖：臺積電CoWoS封裝技術(shù)l圖：臺積電CoWoS封裝技術(shù)lCoWoS（Chip-on-Wafer-on-Substrate）：一種2.5D封裝技術(shù)，根據(jù)中介層的不同，臺積電CoWoS封裝技術(shù)包括CoWoS-S（SiliconInterposer）、CoWoS-R（RDLInterposer）以及CoWoS-L（LocalSiliconInterconnectandRDLInterposer）三種類型。l英偉達(dá)H100、A100、B100采用臺積電CoWoS技術(shù)。TrendForce預(yù)計(jì)臺積電2024年CoWos總產(chǎn)能增長150%，年底達(dá)到月產(chǎn)能接近40K，2025年再增長7成，其中英偉達(dá)需求占比近半。圖：臺積電圖：臺積電CoWoS封裝技術(shù)先進(jìn)封裝布局——臺積電llInFO（IntegratedFan-Out）：晶圓級系統(tǒng)集成技術(shù)，具有高密度RDL(重新分布層)和TIV(ThroughInFOVia)，可實(shí)現(xiàn)高密度互連和性能。臺積電InFO封裝技術(shù)包括InFO_oS（InFOonSubstrate）、InFO_PoP（InFOPackageonPackage）兩種類型，其中InFO_PoP是業(yè)界首款3D晶圓級扇出封裝。l蘋果自iPhone7A10處理器之后A處理器均采用臺積電InFO封裝。圖：臺積電圖：臺積電InFO封裝技術(shù)先進(jìn)封裝布局——臺積電圖：臺積電SoIC技術(shù)可與圖：臺積電SoIC技術(shù)可與CoWoS和InFO配合lSoIC（System-on-Integrated-Chips推進(jìn)異構(gòu)小芯片集成的3D封裝技術(shù)，將有源和無源芯片集成到一個新的集成SoC系統(tǒng)中，該系統(tǒng)與原生SoC在電氣上相同，具有體積小、超高密度垂直堆疊、性能高、低功耗的特點(diǎn)。臺積電SoIC封裝技術(shù)包括SoIC-CoW（SoIC-ChiponWafer）、SoIC-WoW（SoIC-WaferonWafer）兩種類型。lSoIC技術(shù)可以集成到CoWoS和InFO技術(shù)中。AMDMI300搭配使用SoIC和CoWoS封裝圖：臺積電圖：臺積電SoIC封裝技術(shù)先進(jìn)封裝布局——三星ll2022年12月，三星電子在半導(dǎo)體業(yè)務(wù)部門內(nèi)成立先進(jìn)封裝（AdvancedPackaging，AVP）業(yè)務(wù)團(tuán)隊(duì)，以加強(qiáng)先進(jìn)封裝技術(shù)，并在各業(yè)務(wù)部門之間創(chuàng)造協(xié)同效應(yīng)；2024年7月AVP業(yè)務(wù)團(tuán)隊(duì)重組為AVP開發(fā)團(tuán)隊(duì)，目的是搶占2.5D、3D等新封裝技術(shù)。lAVP團(tuán)隊(duì)可為客戶和產(chǎn)品量身定制先進(jìn)封裝技術(shù)和解決方案，并將其商業(yè)化。同時特別致力于開發(fā)基于RDL（重布線層）、SiInterposer（硅中介層）/Bridge（硅橋接）和TSV（硅通孔）堆疊技術(shù)的下一代2.5D和3D高級封裝解決方案。l2023年三星成立MDI（多芯片集成）聯(lián)盟。圖：三星一站式的全面封裝服務(wù)先進(jìn)封裝布局——三星圖：三星I-Cube圖：三星I-Cube封裝技術(shù)lI-Cube：2.5D封裝技術(shù)，采用三星的硅通孔和后道工序技術(shù)，讓多個芯片各自的專門功能和諧并存，從而提高效率。三星于2018年推出I-Cube2，可以集成一個邏輯裸片和兩個HBM裸l根據(jù)所用中介層的不同類型，I-Cube可細(xì)分為I-CubeS和I-CubeE。另外，三星還提供混合基底結(jié)構(gòu)的封裝技術(shù)H-Cube。lX-Cube：3D封裝技術(shù)，通過垂直堆疊組件來提高性能，三星2020年推出eXtended-Cube(X-Cube)。根據(jù)上下芯片連接方式的不同，X-Cube分為X-Cube(μ-Bump/微凸塊）和X-Cube（HybridCopperBonding，銅混合鍵合）。圖：三星X-Cube封裝技術(shù)先進(jìn)封裝布局——三星圖：三星先進(jìn)封裝交鑰匙解決方案先進(jìn)封裝布局——英特爾ll英特爾希望到2030年實(shí)現(xiàn)單個封裝中集成1萬億個晶體管的目標(biāo)。lEMIB（EmbeddedMulti-DieInterconnectBridge2.5D封裝技術(shù)，不含中介層，通過嵌入基板的硅橋?qū)崿F(xiàn)芯片直接的連接。lFoveros：3D封裝技術(shù)，2019年推出的Lakefield首次采用Foveros封裝。英特爾預(yù)計(jì)2025年3D封裝產(chǎn)能將是2023年的4倍。圖：英特爾封裝技術(shù)倒裝芯片球柵陣列FCBGA2D?具有單晶?；蚨嘈酒庋b(MCP)的復(fù)雜FCBGA/LGA的全球領(lǐng)導(dǎo)?直接參與基板的供應(yīng)鏈以及內(nèi)部研發(fā)(R&D)，以優(yōu)化基板技術(shù)。?創(chuàng)新的熱壓鍵合(TCB)工具的最大基地之一，可提高產(chǎn)量，減少翹曲。?生產(chǎn)驗(yàn)證：自2016年以來已實(shí)現(xiàn)大批量生產(chǎn)(HVM)。嵌入式多晶?；ミB橋接EMIB2.5D?以高效且經(jīng)濟(jì)實(shí)惠的方式連接多個復(fù)雜晶粒。?2.5D封裝，用于邏輯到邏輯和邏輯到高帶寬內(nèi)存(HBM)。?嵌入封裝基板的硅橋用于連接。?可擴(kuò)展架構(gòu)。?簡化的供應(yīng)鏈和組裝流程。?生產(chǎn)驗(yàn)證：自2017年以來，利用英特爾和外部芯片進(jìn)行大規(guī)模生產(chǎn)。3D堆棧解決方案Foveros（2.5D和3D）?針對性價比優(yōu)化的下一代封裝。?適用于客戶端和邊緣應(yīng)用。?適用于具有多個頂端芯粒的解決方案。?生產(chǎn)驗(yàn)證：自2019年以來，利用主動式基礎(chǔ)晶粒進(jìn)行大規(guī)模生產(chǎn)。EMIB+FoverosEMIB3.5D?支持包含多種晶粒的靈活的異構(gòu)系統(tǒng)。?非常適合需要在一個封裝中組合多個3D堆棧的應(yīng)用。?英特爾DataCenterGPUMaxSeriesSoC：使用EMIB3.5D，打造出英特爾有史以來大批量生產(chǎn)的最復(fù)雜的異構(gòu)芯片，該芯片擁有超過1000億個晶體管、47個活動磁貼和5個工藝節(jié)點(diǎn)。先進(jìn)封裝布局——日月光ll2022年日月光推出VIPack先進(jìn)封裝平臺，由六大核心技術(shù)組成，提供垂直互聯(lián)集成封裝解決方案。此平臺利用先進(jìn)的重布線層(RDL)制程、嵌入式整合以及2.5D/3D封裝技術(shù)，協(xié)助客戶在單個封裝中集成多個芯片來實(shí)現(xiàn)創(chuàng)新未來應(yīng)用。圖：日月光VIPack先進(jìn)封裝平臺的六大核心技術(shù)先進(jìn)封裝布局——日月光圖：日月光扇出型封裝技術(shù)l圖：日月光扇出型封裝技術(shù)lFOCoS（Fan-OutChiponSubstrate）：可將不同的芯片封裝在高腳數(shù)BGA基板上，包括FOCoS-CF（ChipFirst）和FOCoS-CL（ChipLast）兩種。lFOCoS-Bridge：通過橋接硅芯片連接不同芯片。lFOPoP（Fan-OutPackageonPackage結(jié)合扇出式底部封裝和標(biāo)準(zhǔn)頂部封裝，底部封裝有兩個RDL（頂部和底部），利用電鍍銅柱實(shí)現(xiàn)穿模垂直互連。lFOSiP（Fan-OutSysteminPackage扇出型系統(tǒng)級封裝。先進(jìn)封裝布局——日月光圖：硅基光電子封裝技術(shù)和應(yīng)用l圖：硅基光電子封裝技術(shù)和應(yīng)用l2.5D/3D：在2.5D結(jié)構(gòu)中，兩個或多個有源芯片并排放置在硅中介層上，以實(shí)現(xiàn)極高的芯片到芯片互連密度。在3D結(jié)構(gòu)中，有源芯片采用堆疊的方式集成，以實(shí)現(xiàn)最短的互連和最小的封裝面積。lCo-PackagedOptics和OpticalI/0：“共封裝光學(xué)”和“光學(xué)I/O”有望通過高度集成的組裝進(jìn)一步縮短電氣路徑，從而提供更高的帶寬，以確保比可插拔光學(xué)更好的能源效率和資本支出。先進(jìn)封裝布局——長電科技ll倒裝封裝技術(shù)：長電科技提供豐富的倒裝芯片產(chǎn)品組合，從搭載無源元器件的大型單芯片封裝，到模塊和復(fù)雜的先進(jìn)3D封裝，包含多種不同的低成本創(chuàng)新選項(xiàng)。長電科技提供從設(shè)計(jì)到生產(chǎn)的全方位一站式倒裝芯片服務(wù)，包括高速、高引腳數(shù)的數(shù)字和射頻測試。l晶圓級封裝技術(shù)：長電科技提供的晶圓級技術(shù)解決方案包括扇入型晶圓級封裝(FIWLP)、扇出型晶圓級封裝(FOWLP)、集成無源器件(IPD)、硅通孔(TSV)、包封芯片封裝(ECP)、射頻識別(RFID)。長電科技的創(chuàng)新晶圓級制造方法稱為FlexLineTM方法，為客戶提供了不受晶圓直徑約束的自由，同時實(shí)現(xiàn)了傳統(tǒng)制造流程無法實(shí)現(xiàn)的供應(yīng)鏈簡化和成本降低。圖：長電科技倒裝封裝技術(shù)圖：長電科技倒裝封裝技術(shù)圖：長電科技晶圓級封裝技術(shù)先進(jìn)封裝布局——長電科技ll2.5D/3D集成技術(shù)：長電科技積極推動傳統(tǒng)封裝技術(shù)的突破，率先在晶圓級封裝、倒裝芯片互連、硅通孔等領(lǐng)域中采用多種創(chuàng)新集成技術(shù)，以開發(fā)差異化的解決方案，推出的2.5D/3D集成解決方案包括堆疊芯片封裝、層疊封裝、封裝內(nèi)封裝、2.5D/多芯片eWLB和QFP-SD等。l系統(tǒng)級封裝技術(shù)：長電科技在SiP封裝的優(yōu)勢體現(xiàn)在3種先進(jìn)技術(shù)：1、雙面塑形技術(shù)，有效地降低了封裝的外形尺寸，縮短了多個裸芯片和無源器件的連接，降低了電阻，并改善了系統(tǒng)電氣性能；2、EMI電磁屏蔽技術(shù)，使用背面金屬化技術(shù)來有效地提高熱導(dǎo)率和EMI屏蔽；3、激光輔助鍵合（LAB）技術(shù)，使用激光輔助鍵合來克服傳統(tǒng)的回流鍵合問題，例如CTE不匹配，高翹曲，高熱機(jī)械應(yīng)力等導(dǎo)致可靠性問題。圖：長電科技2.5D/3D集成技術(shù)圖圖：長電科技2.5D/3D集成技術(shù)圖：長電科技系統(tǒng)級封裝技術(shù)先進(jìn)封裝布局——長電科技ll2021年長電科技集合長期各項(xiàng)先進(jìn)封裝技術(shù)積累，正式推出面向Chiplet的高密度多維異構(gòu)集成技術(shù)平臺XDFOI?,利用協(xié)同設(shè)計(jì)理念實(shí)現(xiàn)了芯片成品集成與測試一體化，涵蓋2D、2.5D、3DChiplet集成技術(shù)。l2023年1月長電科技宣布其XDFOI?Chiplet高密度多維異構(gòu)集成系列工藝已按計(jì)劃進(jìn)入穩(wěn)定量產(chǎn)階段，同步實(shí)現(xiàn)國際客戶4nm節(jié)點(diǎn)多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為1500mm2的系統(tǒng)級封裝。圖：長電科技XDFOIChiplet異構(gòu)集成解決方案先進(jìn)封裝布局——通富微電l2021年公司在高性能計(jì)算領(lǐng)域建成了2.5D/3D封裝平臺（VISionS）及超大尺寸FCBGA研發(fā)平臺。截至2023年底，通富微電超大尺寸2D+封裝技術(shù)、3D堆疊封裝技術(shù)、大尺寸多芯片chiplast封裝技術(shù)已驗(yàn)證通過；SiP產(chǎn)品方面實(shí)現(xiàn)國內(nèi)首家WB分腔屏蔽技術(shù)研發(fā)及量產(chǎn)；通過高導(dǎo)熱材料開發(fā)滿足FCBGA大功率產(chǎn)品高散熱需求。l通富微電將大力投資2D+等先進(jìn)封裝研發(fā)，積極拉通Chiplet市場化應(yīng)用，提前布局更高品質(zhì)、更高性能、更先進(jìn)的封裝平臺，不斷強(qiáng)化與客戶的深度合作，拓展先進(jìn)封裝產(chǎn)業(yè)版圖。圖：通富微電先進(jìn)封裝技術(shù)長電科技：全球第三大OSAT廠商，全面布局先進(jìn)封裝ll全球第三大OSAT廠商，擁有六大生產(chǎn)基地。長電科技成立于1972年，2015年成功收購星科金朋，目前是全球第三大OSAT廠商，在中國、韓國和新加坡設(shè)有六大生產(chǎn)基地和兩大研發(fā)中心，在20多個國家和地區(qū)設(shè)有業(yè)務(wù)機(jī)構(gòu)，可與全球客戶進(jìn)行緊密的技術(shù)合作并提供高效的產(chǎn)業(yè)鏈支持，產(chǎn)品、服務(wù)和技術(shù)涵蓋了主流集成電路系統(tǒng)應(yīng)用，包括網(wǎng)絡(luò)通訊、移動終端、高性能計(jì)算、車載電子、大數(shù)據(jù)存儲、人工智能與物聯(lián)網(wǎng)、工業(yè)智造等領(lǐng)域。l2024年3月，公司擬以6.24億美元現(xiàn)金收購晟碟半導(dǎo)體（上海）80%股權(quán)，加大先進(jìn)閃存存儲產(chǎn)品封裝和測試產(chǎn)能布局的同時，進(jìn)一步增強(qiáng)與全球存儲巨頭西部數(shù)據(jù)的合作關(guān)系，或?qū)⑹芤嬗诖鎯π酒枨筇嵘?024年上半年設(shè)計(jì)服務(wù)事業(yè)部成功完成復(fù)雜的先進(jìn)封裝設(shè)計(jì)和Chiplet仿真項(xiàng)目，并順利交付給戰(zhàn)略關(guān)鍵客戶。l2Q24實(shí)現(xiàn)收入86.45億元（YoY+36.9%，QoQ+26.3%），歸母凈利潤4.84億元（YoY+25.5%，QoQ+258%），扣非歸母凈利潤4.74億元（YoY+46.9%，QoQ+340%），毛利率為14.28%(YoY-0.8pct，QoQ+2.1pct)。圖：長電科技主要財(cái)務(wù)數(shù)據(jù)mm收入（億元）——毛利率—量-凈利率0通富微電：全球第四大OSAT廠商，AMD最大封測供應(yīng)商ll全球第四大OSAT廠商，AMD最大封測供應(yīng)商。通富微電成立于1994年，2016年收購AMD蘇州、檳城兩廠85%股權(quán)，目前是全球第四大OSAT廠商，在南通、合肥、廈門、蘇州、馬來西亞檳城擁有七大生產(chǎn)基地，為全球客戶提供快速和便捷的服務(wù)，產(chǎn)品、技術(shù)、服務(wù)全方位涵蓋網(wǎng)絡(luò)通訊、移動終端、家用電器、人工智能和汽車電子等領(lǐng)域。另外，公司是AMD最大的封測供應(yīng)商，占其訂單總數(shù)的80%以上，將隨其業(yè)務(wù)成長而受益。l升級大尺寸多芯片Chiplet封裝技術(shù)，16層芯片堆疊封裝產(chǎn)品大批量出貨。2024年上半年公司對大尺寸多芯片Chiplet封裝技術(shù)升級，新開發(fā)了Cornerfill、CPB等工藝，增強(qiáng)對chip的保護(hù)；啟動基于玻璃芯基板和玻璃轉(zhuǎn)接板的FCBGA芯片封裝技術(shù)，目前已完成初步驗(yàn)證；16層芯片堆疊封裝產(chǎn)品大批量出貨。l2Q24營收57.98億元(YoY+10.1%，QoQ+9.8%)，歸母凈利潤2.24億元(YoY+217%，QoQ+128%)，毛利率為16.00%(YoY+4.7pct，QoQ+3.9pct)。公司2024年?duì)I收目標(biāo)為252.80億元，同比增長13.52%。圖：通富微電主要財(cái)務(wù)數(shù)據(jù)0842420mm歸母凈利潤（億元）——YoY偉測科技：第三方集成電路測試企業(yè)，先進(jìn)封裝推動測試需求ll聚焦高算力芯片、先進(jìn)架構(gòu)及先進(jìn)封裝芯片、高可靠性芯片的測試需求，客戶數(shù)量200余家。偉測科技成立于2016年，是獨(dú)立的第三方集成電路測試企業(yè)，主營業(yè)務(wù)包括晶圓測試、芯片成品測試以及與集成電路測試相關(guān)的配套服務(wù)，堅(jiān)持“以中高端晶圓及成品測試為核心，積極拓展工業(yè)級、車規(guī)級及高算力產(chǎn)品測試”的發(fā)展策略，聚焦高算力芯片（CPU、GPU、AI、FPGA）、先進(jìn)架構(gòu)及先進(jìn)封裝芯片（SoC、Chiplet、SiP）、高可靠性芯片（車規(guī)級、工業(yè)級）的測試需求。目前客戶數(shù)量200余家，涵蓋芯片設(shè)計(jì)、制造、封裝、IDM等類型的企業(yè)。lChiplet增加測試需求和難度。Chiplet將一顆大SoC芯片拆分成多個芯粒，眾多芯粒的測試需要在晶圓階段完成，這需要更多的探針來同時完成測試，同時其相較于測試完整芯片難度更大。公司聚焦高端芯片測試，需求和價值量均有望受益。l2Q24實(shí)現(xiàn)收入2.46億元(YoY+43%，QoQ+34%)，歸母凈利潤1116萬元(YoY-74%，QoQ+3751%)，毛利率為30.06%(YoY-8.7pct，QoQ+3.5pct)。圖：通富微電主要財(cái)務(wù)數(shù)據(jù)333322110mm歸母凈利潤（億元）YoY風(fēng)險提示一、國產(chǎn)替代進(jìn)程不及預(yù)期。國內(nèi)半導(dǎo)體企業(yè)相比海外半導(dǎo)體大廠起步較晚，在技術(shù)和人才等方面存在差距，在國產(chǎn)替代過程中產(chǎn)品研發(fā)和客戶導(dǎo)入進(jìn)程可能不及預(yù)期。二、下游需求不及預(yù)期。全球電子產(chǎn)品等終端需求可能不及預(yù)期，從而導(dǎo)致對半導(dǎo)體產(chǎn)品需求量減少。三、行業(yè)競爭加劇的風(fēng)險。在政策和資本支持下，國內(nèi)半導(dǎo)體企業(yè)數(shù)量較多，在部分細(xì)分市場可能出現(xiàn)競爭加劇的風(fēng)險，從而影響企業(yè)盈利能力。四、國際關(guān)系發(fā)生不利變化的風(fēng)險。我國半導(dǎo)體產(chǎn)業(yè)鏈在部分環(huán)節(jié)需要依賴海外廠商，若未來國際關(guān)系發(fā)生不利變化，可能對半導(dǎo)體產(chǎn)業(yè)鏈運(yùn)營產(chǎn)生重大影響。免責(zé)聲明國信證券投資評級投資評級標(biāo)準(zhǔn)類別級別說明報(bào)告中投資建議所涉及的評級（如有）分為股票評級和行業(yè)評級（另有說明的除外）。評級標(biāo)準(zhǔn)為報(bào)告發(fā)布日后6到12個月內(nèi)的相對市場表現(xiàn)，也即報(bào)告發(fā)布日后的6到12個月內(nèi)公司股價（或行業(yè)指數(shù)）相對同期相關(guān)證券市場代表性指數(shù)的漲