七段數(shù)碼顯示譯碼器設(shè)計(jì)_第1頁(yè)
七段數(shù)碼顯示譯碼器設(shè)計(jì)_第2頁(yè)
七段數(shù)碼顯示譯碼器設(shè)計(jì)_第3頁(yè)
七段數(shù)碼顯示譯碼器設(shè)計(jì)_第4頁(yè)
七段數(shù)碼顯示譯碼器設(shè)計(jì)_第5頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、 實(shí)驗(yàn)一 七段數(shù)碼顯示譯碼器設(shè)計(jì)一、 實(shí)驗(yàn)?zāi)康模?. 完成七段數(shù)碼顯示譯碼器的設(shè)計(jì),學(xué)習(xí)組合電路設(shè)計(jì);2. 學(xué)習(xí)多層次設(shè)計(jì)方法。3. 鍛煉使用Verilog HDL 語(yǔ)言編程的能力。二、 實(shí)驗(yàn)原理:1. 七段譯碼電路時(shí)一宗純組合的邏輯電路,通常是由小型專用的IC門電路組成。2. 七段碼輸入與輸出的原理與真值表關(guān)系。a) 輸入:七段碼輸入為四個(gè)輸入信號(hào),用來(lái)表示00001111,即表示為十六進(jìn)制的“0”到“F”。b) 輸出:七段碼輸出為七個(gè)輸出信號(hào),分別用a,b, c,d,e,f,g七個(gè)符號(hào)來(lái)表示。一般規(guī)定,輸出信號(hào)為“1”時(shí),它所控制的發(fā)光二極管為點(diǎn)亮狀態(tài),輸出信號(hào)為“0”時(shí),它所控制的發(fā)光二

2、極管為熄滅狀態(tài)。本實(shí)驗(yàn)使用的七段數(shù)碼為共陰極,其電路圖如圖1所示。圖1 共陰數(shù)碼管及其電路c) 輸入與輸出關(guān)系用思維二進(jìn)制代碼組成十六進(jìn)制代碼,將其用代碼顯示,表21 七段字符顯示真值表數(shù)碼A3A2A1A0ABCDEFG對(duì)應(yīng)碼(h)0000011111107E100010110000302001011011016D30011111100179401000110011335010110110115B6011010111115F701111110000708100011111117F9100111110117BA1010111011177b101100111111FC110010011104Ed1

3、10101111013DE111010011114FF11111000111473. 輸入是通過(guò)外部的四個(gè)按鍵操作來(lái)組成一位十六進(jìn)制。若鏈接到FPGA的對(duì)應(yīng)的引腳上,需要進(jìn)行引腳分配。一、 實(shí)驗(yàn)步驟:(1) 創(chuàng)建工程文件(2) 創(chuàng)建原理圖設(shè)計(jì)文檔(3) 利用ESC繪制電路圖進(jìn)行功能設(shè)計(jì)(4) 執(zhí)行綜合(5) 設(shè)計(jì)測(cè)試平臺(tái)文件(6) 執(zhí)行功能仿真(7) 執(zhí)行實(shí)現(xiàn)、添加約束文件(8) 執(zhí)行時(shí)序仿真(9) 生產(chǎn)位流文件,配置目標(biāo)芯片Verilog HDL程序:timescale 1ns / 1ps/ Company: / Engineer: / / Create Date: 18:47:07 03/

4、10/2013 / Design Name: / Module Name: ssss / Project Name: / Target Devices: / Tool versions: / Description: / Dependencies: / Revision: / Revision 0.01 - File Created/ Additional Comments: /module decode_7(a, b, c, d, en, sega, segb, segc, segd,sege,segf,segg );input a, b, c, d, en;output reg sega,

5、 segb, segc, segd,sege,segf,segg;reg 1:7 segs;always (a or b or c or d or en) beginif (en) case (d, c, b, a)0:segs = 7b; /01:segs = 7b;2:segs = 7b;3:segs = 7b;4:segs = 7b;5:segs = 7b;6:segs = 7b;7:segs = 7b;8:segs = 7b;9:segs = 7b; /910:segs = 7b;/1011:segs = 7b;12:segs = 7b;13:segs = 7b;4:segs = 7b;15:segs = 7b;15default segs = 7bx;endcaseelse segs = 7b0;sega, segb, segc, segd,sege,segf,segg = segs;endEndmodule實(shí)驗(yàn)過(guò)程中得

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論