1、,6.1原理圖方式設(shè)計初步,6.1.1基本設(shè)計步驟,1.為本項工程設(shè)計建立文件夾,假設(shè)本項設(shè)計的文件夾取名為MY_PRJCT，路徑為：E:MY_PRJCT。,6.1.1基本設(shè)計步驟,2.輸入設(shè)計項目和存盤,2.輸入設(shè)計項目和存盤,圖6-2將所需元件全部調(diào)入原理圖編輯窗,圖6-3連接好原理圖并存盤,6.1.1基本設(shè)計步驟,3.將設(shè)計項目設(shè)置成工程文件(Project),4.選擇目標器件并編譯,圖6-4對工程文件進行編譯、綜合和適配等操作,6.1.1基本設(shè)計步驟,5.時序仿真和包裝入庫,圖6-5半加器h_adder.gdf的仿真波形,6.1.1基本設(shè)計步驟,6.設(shè)計頂層文件,圖6-6在頂層編輯窗中

2、調(diào)出已設(shè)計好的半加器元件,6.1.1基本設(shè)計步驟,6.設(shè)計頂層文件,圖6-7在頂層編輯窗中設(shè)計好全加器,圖6-81位全加器的時序仿真波形,6.2較復(fù)雜電路的原理圖設(shè)計,6.2.1設(shè)計有時鐘使能的兩位十進制計數(shù)器,圖6-9用74390設(shè)計一個有時鐘使能的兩位十進制計數(shù)器,6.2.1設(shè)計有時鐘使能的兩位十進制計數(shù)器,圖6-10調(diào)出元件7439,圖6-11從Help中了解74390的詳細功能,6.2.1設(shè)計有時鐘使能的兩位十進制計數(shù)器,圖6-12兩位十進制計數(shù)器工作波形,6.2.2頻率計主結(jié)構(gòu)電路設(shè)計,圖6-13兩位十進制頻率計頂層設(shè)計原理圖文件,6.2.2頻率計主結(jié)構(gòu)電路設(shè)計,圖6-14兩位十進制

3、頻率計測頻仿真波形,6.2.3測頻時序控制電路設(shè)計,圖6-15測頻時序控制電路,6.2較復(fù)雜電路的原理圖設(shè)計,6.2.3測頻時序控制電路設(shè)計,圖6-16測頻時序控制電路工作波形,6.2.4頻率計頂層電路設(shè)計,圖6-17頻率計頂層電路原理圖(文件：ft_top.gdf),6.2.4頻率計頂層電路設(shè)計,圖6-18頻率計工作時序波形,6.3參數(shù)可設(shè)置LPM宏功能塊應(yīng)用,6.3.1基于LPM_COUNTER的數(shù)控分頻器設(shè)計,data：置入計數(shù)器的并行數(shù)據(jù)輸入；clock：上升沿觸發(fā)計數(shù)時鐘輸入。clk_en：高電平使能所有同步操作輸入信號；updown：計數(shù)器加減控制輸入。cin：最低進位輸入；acl

4、r：異步清0輸入。aset：異步置位輸入；q：計數(shù)輸出；sload：在clk的上升沿同步并行數(shù)據(jù)加載輸入；cout：計數(shù)進位或借位輸出。LPM_WIDTH：計數(shù)器位寬；cnt_en：計數(shù)使能控制，,6.3.1基于LPM_COUNTER的數(shù)控分頻器設(shè)計,圖6-19數(shù)控分頻器電路原理圖,6.3.1基于LPM_COUNTER的數(shù)控分頻器設(shè)計,圖6-20數(shù)控分頻器工作波形,6.3參數(shù)可設(shè)置LPM宏功能塊應(yīng)用,6.3.2基于LPM_ROM的4位乘法器設(shè)計,圖6-21用LPM_ROM設(shè)計的4位乘法器原理圖,6.3.2基于LPM_ROM的4位乘法器設(shè)計,圖6-22LPM_ROM參數(shù)設(shè)置窗口,6.3.2基于L

5、PM_ROM的4位乘法器設(shè)計,LPM_ROM中作為乘法表的數(shù)據(jù)文件rom_data.mifWIDTH=8;DEPTH=256;ADDRESS_RADIX=HEX;DATA_RADIX=HEX;CONTENTBEGIN00:00;01:00;02:00;03:00;04:00;05:00;06:00;07:00;08:00;09:00;10:00;11:01;12:02;13:03;14:04;15:05;16:06;17:07;18:08;19:09;20:00;21:02;22:04;23:06;24:08;25:10;26:12;27:14;28:16;29:18;30:00;31:03;

6、32:06;33:09;34:12;35:15;36:18;37:21;38:24;39:27;40:00;41:04;42:08;43:12;44:16;45:20;46:24;47:28;48:32;49:36;50:00;51:05;52:10;53:15;54:20;55:25;56:30;57:35;58:40;59:45;60:00;61:06;62:12;63:18;64:24;65:30;66:36;67:42;68:48;69:54;70:00;71:07;72:14;73:21;74:28;75:35;76:42;77:49;78:56;79:63;80:00;81:08;

7、82:16;83:24;84:32;85:40;86:48;87:56;88:64;89:72;90:00;91:09;92:18;93:27;94:36;95:45;96:54;97:63;98:72;99:81;END;,6.3.2基于LPM_ROM的4位乘法器設(shè)計,圖6-23LPM_ROM構(gòu)成的乘法器仿真波形,圖6-23是此乘法器的仿真結(jié)果。,6.3.2基于LPM_ROM的4位乘法器設(shè)計,圖6-24在InitializeMemory窗口中編輯乘法表地址/數(shù)據(jù),6.4波形輸入設(shè)計方法,圖6-25待設(shè)計電路的預(yù)設(shè)輸入輸出波形,圖6-26打開wdf波形文件編輯器,6.4波形輸入設(shè)計方法,圖6-

8、27輸入待設(shè)計電路的信號名,6.4波形輸入設(shè)計方法,圖6-28輸入信號名及其端口屬性,6.4波形輸入設(shè)計方法,圖6-29輸出時序信號設(shè)置,習(xí)題,6-1用74148和與非門實現(xiàn)8421BCD優(yōu)先編碼器。6-2用3片74139組成一個5-24線譯碼器。6-3用74283加法器和邏輯門設(shè)計實現(xiàn)一位8421BCD碼加法器電路，輸入輸出均是BCD碼，CI為低位的進位信號，CO為高位的進位信號，輸入為兩個1位十進制數(shù)A，輸出用S表示。6-4設(shè)計一個7人表決電路，參加表決者7人，同意為1，不同意為0，同意者過半則表決通過，綠指示燈亮；表決不通過則紅指示燈亮。6-5使用prim和mf庫中的元件設(shè)計一個周期性產(chǎn)

9、生二進制序列01001011001的序列發(fā)生器，用移位寄存器或用同步時序電路實現(xiàn)，并用時序仿真器驗證其功能。6-6用D觸發(fā)器構(gòu)成按循環(huán)碼(000-001-011-111-101-100-000)規(guī)律工作的六進制同步計數(shù)器。6-7應(yīng)用4位全加器和74374構(gòu)成4位二進制加法計數(shù)器。,習(xí)題,6-8用74194、74273、D觸發(fā)器等器件組成8位串入并出的轉(zhuǎn)換電路，要求在轉(zhuǎn)換過程中數(shù)據(jù)不變，只有當(dāng)8位一組數(shù)據(jù)全部轉(zhuǎn)換結(jié)束后，輸出才變化一次。如果使用74299、74373、D觸發(fā)器和非門來完成上述功能，應(yīng)該有怎樣的電路？6-9用一片74163和兩片74138構(gòu)成一個具有12路脈沖輸出的數(shù)據(jù)分配器。要求

10、在原理圖上標明第1路到第12路輸出的位置。若改用一片74195代替以上的74163，試完成同樣的設(shè)計。6-10用同步時序電路對串行二進制輸入進行奇偶校驗，每檢測5位輸入，輸出一個結(jié)果。當(dāng)5位輸入中1的數(shù)目為奇數(shù)時，在最后一位的時刻輸出1。6-11用7490設(shè)計模為872的計數(shù)器，且輸出的個位、十位、百位都應(yīng)符合8421碼權(quán)重。6-12用74161設(shè)計一個97分頻電路，用置0和置數(shù)兩種方法實現(xiàn)。6-13某通信接收機的同步信號為巴克碼1110010。設(shè)計一個檢測器，其輸入為串行碼x，輸出為檢測結(jié)果y，當(dāng)檢測到巴克碼時，輸出1。,實驗與設(shè)計,6-1用原理圖輸入法設(shè)計8位全加器(1)實驗?zāi)康模菏煜だ?/p>

11、MAX+plus的原理圖輸入方法設(shè)計簡單組合電路，掌握層次化設(shè)計的方法，并通過一個8位全加器的設(shè)計把握利用EDA軟件進行電子線路設(shè)計的詳細流程。(2)原理說明：一個8位全加器可以由8個1位全加器構(gòu)成，加法器間的進位可以串行方式實現(xiàn)，即將低位加法器的進位輸出cout與相臨的高位加法器的最低進位輸入信號cin相接。而一個1位全加器可以按照6.1節(jié)介紹的方法來完成。(3)實驗內(nèi)容1：按照6.1節(jié)介紹的方法與流程，完成半加器和全加器的設(shè)計，包括原理圖輸入、編譯、綜合、適配、仿真、實驗板上的硬件測試，并將此全加器電路設(shè)置成一個硬件符號入庫。鍵1、鍵2、鍵3(PIO0/1/2)分別接ain、bin、cin

12、；發(fā)光管D2、D1(PIO9/8)分別接sum和cout。,實驗與設(shè)計,6-1用原理圖輸入法設(shè)計8位全加器(4)實驗內(nèi)容2，建立一個更高的原理圖設(shè)計層次，利用以上獲得的1位全加器構(gòu)成8位全加器，并完成編譯、綜合、適配、仿真和硬件測試。建議選擇電路模式1，鍵2、鍵1輸入8位加數(shù)；鍵4、鍵3輸入8位被加數(shù)；數(shù)碼6/5顯示加和；D8顯示進位cout。(5)思考題：為了提高加法器的速度，如何改進以上設(shè)計的進位方式？(6)實驗報告：詳細敘述8位加法器的設(shè)計流程；給出各層次的原理圖及其對應(yīng)的仿真波形圖；給出加法器的延時情況；最后給出硬件測試流程和結(jié)果。,實驗與設(shè)計,6-2用原理圖輸入法設(shè)計較復(fù)雜數(shù)字系統(tǒng)(

13、1)實驗?zāi)康模菏煜ぴ韴D輸入法中74系列等宏功能元件的使用方法，掌握更復(fù)雜的原理圖層次化設(shè)計技術(shù)和數(shù)字系統(tǒng)設(shè)計方法。完成8位十進制頻率機的設(shè)計。(2)原理說明：利用6.2節(jié)介紹的2位計數(shù)器模塊連接它們的計數(shù)進位，用4個計數(shù)模塊就能完成一個8位有時鐘使能的計數(shù)器；對于測頻控制器的控制信號，在仿真過程中應(yīng)該注意它們可能的毛刺現(xiàn)象。最后按照6.2節(jié)中的設(shè)計流程和方法即可完成全部設(shè)計。(3)實驗內(nèi)容：首先完成2位頻率計的設(shè)計，然后進行硬件測試，建議選擇電路模式2，數(shù)碼2和1顯示輸出頻率值，待測頻率F_IN接clock0；測頻控制時鐘CLK接clock2，若選擇clock2=8Hz，門控信號CNT_EN

14、的脈寬恰好為1秒。然后建立一個新的原理圖設(shè)計層次，在完成實驗內(nèi)容1的基礎(chǔ)上將其擴展為8位頻率計，仿真測試該頻率計待測信號的最高頻率，并與實測的結(jié)果進行比較。,實驗與設(shè)計,6-2用原理圖輸入法設(shè)計較復(fù)雜數(shù)字系統(tǒng)(4)實驗附加題1：完成習(xí)題6-4、6-5、6-8和習(xí)題6-9的設(shè)計和硬件實驗驗證。(5)實驗附加題2：分析圖6-30工作原理、各元件模塊的功能以及各端口信號的功能。完成該圖所示電路的設(shè)計和時序仿真，并說明該電路功能，給出其仿真波形和硬件測試方法。(6)實驗報告：給出各層次的原理圖、工作原理、仿真波形圖和分析，詳述硬件實驗過程和實驗結(jié)果。,圖6-30實驗6-30電路原理圖,精品課件！,精品課件！,實驗與設(shè)計,6-3LPM模塊使用(1)實驗?zāi)康模赫莆誏PM模塊的參數(shù)設(shè)置方法以及設(shè)計和應(yīng)用方法。(2)原理說明：數(shù)控分頻器和