1、第十一章 金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管基礎(chǔ),11.1 雙端MOS結(jié)構(gòu),11.1.1 能帶圖 11.1.2 耗盡層厚度 11.1.3 功函數(shù)差 11.1.4 平帶電壓 11.1.5 閾值電壓 11.1.6 電荷分布,11.1 MOS電容 MOS電容結(jié)構(gòu),氧化層厚度,氧化層介電常數(shù),Al或高摻雜的多晶Si,n型Si或p型Si,SiO2,實(shí)際的鋁線-氧化層-半導(dǎo)體（M:約10000A O:250A S:約0.51mm）,11.1 MOS電容 表面能帶圖:p型襯底(1),負(fù)柵壓情形,導(dǎo)帶底能級(jí),禁帶中心能級(jí),費(fèi)米能級(jí),價(jià)帶頂能級(jí),11.1 MOS電容 表面能帶圖:p型襯底(2),小的正柵壓情形,大

2、的正柵壓情形,(耗盡層),(反型層+耗盡層),11.1 MOS電容 表面能帶圖:n型襯底(1),正柵壓情形,11.1 MOS電容 表面能帶圖:n型襯底(2),小的負(fù)柵壓情形,大的負(fù)柵壓情形,小節(jié)內(nèi)容,11.1.1 能帶圖 隨便畫(huà)能帶圖,要知道其半導(dǎo)體類(lèi)型 加什么電壓往那里彎曲,11.1 MOS電容 空間電荷區(qū)厚度:表面耗盡情形,費(fèi)米勢(shì),表面勢(shì),表面空間電荷區(qū)厚度,半導(dǎo)體表面電勢(shì)與體內(nèi)電勢(shì)之差,半導(dǎo)體體內(nèi)費(fèi)米能級(jí)與禁帶中心能級(jí)之差的電勢(shì)表示,采用單邊突變結(jié)的耗盡層近似,P型襯底,11.1 MOS電容 空間電荷區(qū)厚度:表面反型情形,閾值反型點(diǎn)條件：表面處的電子濃度=體內(nèi)的空穴濃度,表面空間電荷區(qū)厚

3、度,P型襯底,表面電子濃度：,體內(nèi)空穴濃度：,柵電壓=閾值電壓,表面空間電荷區(qū)厚度達(dá)到最大值,11.1 MOS電容 空間電荷區(qū)厚度:n型襯底情形,閾值反型點(diǎn)條件： 表面勢(shì)=費(fèi)米勢(shì)的2倍，表面處的空穴濃度=體內(nèi)的電子濃度，柵電壓=閾值電壓,表面空間電荷區(qū)厚度,表面勢(shì),n型襯底,11.1 MOS電容 空間電荷區(qū)厚度:與摻雜濃度的關(guān)系,實(shí)際器件參數(shù)區(qū)間,小節(jié)內(nèi)容,11.1.2 耗盡層厚度 耗盡情況 反型情況 會(huì)算其厚度 了解閾值反型點(diǎn)條件 常用器件摻雜范圍,11.1 MOS電容 功函數(shù)差:MOS接觸前的能帶圖,金屬的功函數(shù),金屬的費(fèi)米能級(jí),二氧化硅的禁帶寬度,二氧化硅的電子親和能,硅的電子親和能,絕

4、緣體不允許電荷在金屬和半導(dǎo)體之間進(jìn)行交換， 要達(dá)到熱平衡，需要導(dǎo)線連接金屬和半導(dǎo)體！,11.1 MOS電容 功函數(shù)差:MOS結(jié)構(gòu)的能帶圖,條件：零柵壓， 熱平衡,零柵壓下氧化物二側(cè)的電勢(shì)差,修正的金屬功函數(shù),零柵壓下半導(dǎo)體的表面勢(shì),修正的硅的電子親和能,二氧化硅的電子親和能,11.1 MOS電容 功函數(shù)差:計(jì)算公式,內(nèi)建電勢(shì)差：,11.1 MOS電容 功函數(shù)差:n摻雜多晶硅柵(P-Si),0,近似相等,n+摻雜至簡(jiǎn)并,簡(jiǎn)并：degenerate 退化，衰退,11.1 MOS電容 功函數(shù)差:p摻雜多晶硅柵(P-Si),p+摻雜至簡(jiǎn)并,0,11.1 MOS電容 功函數(shù)差:n型襯底情形,負(fù)柵壓的大小

5、,11.1 MOS電容 功函數(shù)差:與摻雜濃度的關(guān)系,小節(jié)內(nèi)容,11.1.3 功函數(shù)差 接觸前的功函數(shù) 接觸后的變化 功函數(shù)差與誰(shuí)有關(guān)? 不用金屬,而用N+ POLY或 P+ POLY功函數(shù)差如何算?,11.1 MOS電容 平帶電壓:定義,MOS結(jié)構(gòu)中半導(dǎo)體表面能帶彎曲的動(dòng)因 金屬與半導(dǎo)體之間加有電壓（柵壓） 半導(dǎo)體與金屬之間存在功函數(shù)差 氧化層中存在凈的空間電荷 平帶電壓 定義：使半導(dǎo)體表面能帶無(wú)彎曲需施加的柵電壓 來(lái)源：金屬與半導(dǎo)體之間的功函數(shù)差，氧化層中的凈空間電荷,單位面積電荷數(shù),金屬上的電荷密度,11.1 MOS電容 平帶電壓,若氧化層中不存在電荷，此時(shí)的平帶電壓應(yīng)為多少？,11.1

6、MOS電容 平帶電壓:公式,Vox0+s0=- ms,零柵壓時(shí)：,單位面積電荷數(shù),金屬上的電荷密度,小節(jié)內(nèi)容,11.1.4 平帶電壓 來(lái)源 定義 如果沒(méi)有功函數(shù)差及氧化層電荷,平帶電壓為多少? 如何算,11.1 MOS電容閾值電壓:公式,閾值電壓： 達(dá)到閾值反型點(diǎn)時(shí)所需的柵壓,表面勢(shì)=費(fèi)米勢(shì)的2倍,|QSDmax|=e Na xdT,QSD,ns,忽略反型層電荷,11.1 MOS電容 閾值電壓:與摻雜/氧化層電荷的關(guān)系,P型襯底MOS結(jié)構(gòu),Qss越大，則VTN的絕對(duì)值越大； Na越高，則VTN的值（帶符號(hào)）越大,Na很小時(shí)，VTN隨Na的變化緩慢，且隨Qss的增加而線性增加 Na很大時(shí)， VT

7、N 隨Na 的變化劇烈，且與Qss 的相關(guān)性變?nèi)?11.1 MOS電容 閾值電壓:導(dǎo)通類(lèi)型,VTN0 MOSFET為增強(qiáng)型 VG=0時(shí)未反型，加有正柵壓時(shí)才反型,VTN0 MOSFET為耗盡型 VG=0時(shí)已反型，加有負(fù)柵壓后才能脫離反型,P型襯底MOS結(jié)構(gòu),11.1 MOS電容 閾值電壓:n型襯底情形,費(fèi)米勢(shì),表面耗盡層最大厚度,單位面積表面耗盡層電荷,單位面積柵氧化層電容,平帶電壓,閾值電壓,11.1 MOS電容 n型襯底與p型襯底的比較,p型襯底MOS結(jié)構(gòu),n型襯底MOS結(jié)構(gòu),增強(qiáng)型、耗盡型都可能,增強(qiáng)型（除非摻P型雜質(zhì)）,MOSFET類(lèi)型,閾值電壓典型值,金屬-半導(dǎo)體功函數(shù)差,11.1

8、MOS電容 表面反型層電子密度與表面勢(shì)的關(guān)系,11.1 MOS電容 表面空間電荷層電荷與表面勢(shì)的關(guān)系,堆積,平帶,耗盡,弱反型,強(qiáng)反型,小節(jié)內(nèi)容,11.1.6 電荷分布 分布圖 為什么書(shū)中可以經(jīng)常忽略反型點(diǎn)的電荷?p327,11.1.5 閾值電壓 概念 電中性條件 與誰(shuí)有關(guān)?如何理解? N型 P型及摻雜的關(guān)系,11.2節(jié)內(nèi)容,理想情況CV特性 頻率特性 氧化層電荷及界面態(tài)的影響 實(shí)例,11.2 C-V特性什么是C-V特性？,平帶,電容-電壓特性,11.2 C-V特性 堆積狀態(tài),加負(fù)柵壓，堆積層電荷能夠跟得上柵壓的變化，相當(dāng)于柵介質(zhì)平板電容,11.2 C-V特性 平帶狀態(tài),所加負(fù)柵壓正好等于平帶

9、電壓VFB，使半導(dǎo)體表面能帶無(wú)彎曲,柵壓趨近于平帶電壓時(shí)，總電容隨表面德拜長(zhǎng)度LD的增加而減少。,11.2 C-V特性 耗盡狀態(tài),加小的正柵壓，表面耗盡層電荷隨柵壓的變化而變化，出現(xiàn)耗盡層電容,C相當(dāng)與Cox與Csd串聯(lián),11.2 C-V特性 強(qiáng)反型狀態(tài)(低頻),加大的正柵壓且柵壓變化較慢，反型層電荷跟得上柵壓的變化,11.2 C-V特性 n型與p型的比較,p型襯底MOS結(jié)構(gòu),n型襯底MOS結(jié)構(gòu),11.2 C-V特性 反型狀態(tài)(高頻),加較大的正柵壓，使反型層電荷出現(xiàn)，但柵壓變化較快，反型層電荷跟不上柵壓的變化，只有耗盡層電容對(duì)C有貢獻(xiàn)。此時(shí)，耗盡層寬度乃至耗盡層電容基本不隨柵壓變化而變化。,

10、柵壓頻率的影響,小節(jié)內(nèi)容,理想情況CV特性 CV特性概念 堆積平帶耗盡反型下的概念 堆積平帶耗盡反型下的計(jì)算 頻率特性 高低頻情況圖形及解釋,11.2 C-V特性 氧化層電荷的影響,例圖:因?yàn)镼ss均為正電荷,需要額外犧牲負(fù)電荷來(lái)中和界面的正電,所以平帶電壓更負(fù),11.2 C-V特性 界面陷阱的分類(lèi),被電子占據(jù)（在EFS之下）帶負(fù)電，不被電子占據(jù)（在EFS之上）為中性,被電子占據(jù)（在EFS之下）為中性，不被電子占據(jù)（在EFS之上）帶正電,（界面陷阱）,受主態(tài)容易接受電子帶負(fù)電 正常情況熱平衡不帶電 施主態(tài)容易放出電子帶正電,圖11.32 氧化層界面處界面態(tài)示意圖,11.2 C-V特性 界面陷阱的影響:堆積狀態(tài),堆積狀態(tài)：界面陷阱帶正電，C-V曲線左移，平帶電壓更負(fù),例圖:需要額外犧牲三個(gè)負(fù)電荷來(lái)中和界面態(tài)的正電,所以平帶電壓更負(fù),施主態(tài)容易放出電子帶正電,禁帶中央：界面陷阱不帶電，對(duì)C-V曲線無(wú)影響,11.2 C-V特性 界面陷阱的影響:本征狀態(tài),反型狀態(tài)：界面陷阱