1、第七章 半導(dǎo)體存儲(chǔ)器和可編程邏輯器件,7.2 RAM,7.3 ROM,7.1 引言,7.4 PLD/CPLD/FPGA,二、舉例,例2：用ROM設(shè)計(jì)一個(gè)實(shí)現(xiàn)四位二進(jìn)制碼轉(zhuǎn)換成Gray碼的代碼轉(zhuǎn)換電路。,解：選擇244的ROM實(shí)現(xiàn)該代碼轉(zhuǎn)換電路。,m0 m1 m2 m3 m4 m5 m6 m7 m8 m9 m10 m11 m12 m13 m14 m15,選用164位ROM,例3：試用ROM構(gòu)成能實(shí)現(xiàn)函數(shù)y=x2的運(yùn)算表電路，x的取值范圍為015的整數(shù)。,解：（1）分析要求、設(shè)定變量 x：用B=B3B2B1B0表示。 Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。,（2）列真值表函數(shù)運(yùn)算表,Y7=m1

2、2+m13+m14+m15,（3）寫標(biāo)準(zhǔn)表達(dá)式,Y4=m4+m5+m7+m9+m11+m12,Y6=m8+m9+m10+m11+m14+m15,Y5=m6+m7+m10+m11+m13+m15,Y3=m3+m5+m11+m13,Y1=0,Y2=m2+m6+m10+m14,(4)畫ROM存儲(chǔ)矩陣節(jié)點(diǎn)連接圖,Y0= m1+m3+m5+m7+m9+m11+m13+m15,m0 m1 m2 m3 m4 m5 m6 m7 m8 m9 m10 m11 m12 m13 m14 m15,選用168位ROM,PLD (Programmable Logic Device) 是由工廠制好，用戶可以用開發(fā)工具，按照自

3、己的功能設(shè)計(jì)要求，對(duì)芯片功能進(jìn)行編程的大規(guī)模集成電路（LSI）,第三節(jié) 可編程邏輯器件PLD,PLD的發(fā)展,70年代初：推出第一種可編程邏輯器件可編程只讀存貯器 PROM 80年代中：推出了通用陣列邏輯GAL 90年代中：推出了在系統(tǒng)編程邏輯器件ISP ，由于PLD的可編 程，使用方便靈活，特別適用于產(chǎn)品開發(fā)和樣機(jī) 的研制，故PLD在國外已獲得廣泛應(yīng)用。在國內(nèi)也 引起了科技工作者的注目，應(yīng)用日益廣泛。,一、 可編程邏輯陣列PLA,基本結(jié)構(gòu),PLD緩沖器 PLD與門 PLD或門,硬線連接 可編程連接單元 被擦除斷開單元,PLA的結(jié)構(gòu)特點(diǎn) 與陣列、或陣列都可編程，靈活性大，編程困難，限制了它的應(yīng)用 PLA與ROM陣列的區(qū)別 PLA ROM PLA是非全譯碼方式 ROM陣列是全譯碼方式 或、與陣列都可編程 或陣列可編程 與陣列不可編程 實(shí)現(xiàn)邏輯函數(shù)總的利用率高 實(shí)現(xiàn)邏輯函數(shù)總的利用率低,exp1：用PLA陣列實(shí)現(xiàn)下列函數(shù),陣列圖,二、通輯陣列邏輯GAL,General Array Logic,GAL：可編程的輸入/輸出（I/O）結(jié)構(gòu)，采用電改寫CMOS工藝、數(shù)秒內(nèi)可完成芯片的擦除和編程過程，并可反復(fù)改寫。