1、第12章 AW60芯片的其他模塊,主要內(nèi)容,12.1 AW60的初始化 12.2 內(nèi)部時鐘發(fā)生模塊ICG 12.3 AW60的 引腳、RTI、BRK及SWI中斷 12.4 低電壓檢測與復(fù)位 12.5 操作模式 12.6 復(fù)位、中斷和系統(tǒng)控制寄存器 12.7 看門狗功能與MCLK輸出,12.1 AW60的初始化,12.1.1 ICGC寄存器 ICGC1 CG1只有高7位有效，定義為： D7HGO為高增益振蕩選擇位 D6RANGE為頻率范圍選擇位 D5REFS為外部參考時鐘選擇位 D4和D3時鐘模式選擇位 D2OFF模式下使能振蕩器 D1時鐘損失禁用位,ICGC2 ICGC寄存器定義： D7LOL

2、RE為鎖存丟失復(fù)位使能位 D6D5D4MFD為倍增因子位 D3LOCRE為時鐘丟失復(fù)位使能位 D2D1D0RFD表示控制分頻器的數(shù)值,12.1.2 AW60的ICGC1和ICGC2編程,AW60的初始化完成對MCU有關(guān)模塊的工作初始狀態(tài)的設(shè)定，實際上首先涉及到對ICGC1和ICGC2兩個寄存器的直接操作 12.2 內(nèi)部時鐘發(fā)生模塊ICG AW60微控制器提供的內(nèi)部時鐘發(fā)生器ICG(Internal Clock Generator)模塊，采用了鎖頻環(huán)技術(shù)（FLL）和內(nèi)部倍頻技術(shù)等，可在無需任何外接時鐘產(chǎn)生器件的情況下，通過軟件設(shè)置實現(xiàn)高達20MHz的內(nèi)部總線時鐘頻率 AW60的時鐘系統(tǒng)主要由內(nèi)部

3、時鐘發(fā)生器（ICG），系統(tǒng)時鐘控制和總線時鐘（BUSCLK）等組成。其中總線時鐘頻率固定為內(nèi)部時鐘發(fā)生器輸出頻率ICGOUT的1/2，它是整個外設(shè)MCU系統(tǒng)的定時基準和工作同步脈沖。當內(nèi)部時鐘發(fā)生器頻率為40MHz時，總線時鐘頻率為20MHz，顯然此時S08CPU的工作時鐘為40MHz,12.2.1 AW60的ICG結(jié)構(gòu),ICG的構(gòu)成 振蕩器模塊：振蕩器模塊提供了連接外部晶體或諧振器的方法 內(nèi)部參考發(fā)生器：內(nèi)部參考發(fā)生器由兩個控制時鐘源組成 鎖頻環(huán)模塊：在鎖頻環(huán)階段，利用內(nèi)部或者外部的時鐘源，通過乘(倍頻)運算，可以得到一個更高的時鐘頻率 時鐘選擇模塊：為連接不同的時鐘源到系統(tǒng)，時鐘選擇模塊提

4、供了幾個不同的開關(guān)選項,ICG的特性 AW60時鐘系統(tǒng)具有以下特性： 具有四種時鐘源選擇 默認為內(nèi)部時鐘發(fā)生器，可以盡量減少開機啟動時間 通過將外部或者內(nèi)部時鐘作為參考頻率 非運行時的時鐘自動鎖定 一旦時鐘丟失或者鎖頻環(huán)時鐘丟失，系統(tǒng)自動復(fù)位或者產(chǎn)生中斷 由于數(shù)字控制振蕩器（Digitally-controlled oscillator, DCO）預(yù)先保留了頻率設(shè)定 在頻率鎖頻之后選擇1/8分頻 獨立的自我時鐘為實時中斷提供時鐘源 內(nèi)部時鐘源可以在不需要任何外部元件的情況下支持SCI串行通信 鎖頻環(huán)鎖定后，具有自動調(diào)整功能； 可以選擇低功耗、高效率的外部振蕩器,ICG外部連接 主要有兩個引腳用

5、來連接，即EXTAL與XTAL EXTAL外部參考時鐘振蕩輸入 XTAL振蕩輸出,12.2.2 ICG操作模式,模式1關(guān)模式（Off） 模式2自時鐘模式（SCM） 模式3FLL使能內(nèi)部參考時鐘模式(FEI) 模式4繞過FLL模式（FLL bypassed external，F(xiàn)BE） 模式5FLL使能外部參考時鐘模式 12.2.3 功能描述 FLL鎖存和失鎖檢測 FLL丟失時鐘檢測 時鐘模式狀態(tài)表 固定頻率時鐘,12.2.4 ICG的編程基礎(chǔ),ICG狀態(tài)寄存器1(ICGS1) D7D6時鐘模式狀態(tài)位CLKST，表明了當前的時鐘模式 D5參考時鐘狀態(tài)位REFST，指明了當前參考電路選擇了哪個時鐘

6、D4FLL鎖存失去狀態(tài)位LOLS，表明了FLL的鎖存狀態(tài) D3FLL鎖存狀態(tài)位LOCK，表明FLL電路是否失鎖 D2時鐘丟失狀態(tài)位LOCS，表明ICG時鐘丟失鎖存狀態(tài) D1外部參考時鐘狀態(tài)位ERCS，指明外部參考時鐘(ICGERCLK)是否滿足最小頻率的需求 D0ICG中斷標志位,ICG狀態(tài)寄存器2（ICGS2） 只有最低位被用到，定義： D0DCO時鐘穩(wěn)定狀態(tài)位。D0=0，DCO時鐘不穩(wěn)定；D0=1，DCO時鐘穩(wěn)定 ICG過濾寄存器(ICGFLTU，ICGFLTL) ICG過濾寄存器ICGFLTU低四位有效，定義：,D3D2D1D0過濾值，與ICGFLTL中的8位組成12位過濾值，決定當前用

7、來控制DCO頻率的過濾值 ICG過濾寄存器ICGFLTL定義： D7-D0過濾值，與ICGFTLU中的低四位組成12位位過濾值，決定當前用來控制DCO頻率的過濾值,ICG修正寄存器(ICGTRM) D7D0ICG修正設(shè)置位TRIM，用來控制內(nèi)部參考發(fā)生器的頻率,12.2.5 時鐘初始化應(yīng)用,不同模式下ICG特點,ICG初始化應(yīng)用舉例 在頭文件MC9S08AW60.h中ICGC1的定義 在頭文件MC9S08AW60.h中ICGC2的定義 在頭文件MC9S08AW60.h中ICG的定義,12.3 AW60的IRQ 引腳、RTI、BRK及SWI中斷,12.3.1 IRQ引腳中斷 IRQ狀態(tài)和控制寄存

8、器IRQSC（Interrupt Pin Request Status and Control Register）的地址是0 x001C，定義為： D7D6未定義。 D5IRQEDG位：邊沿選擇位 D4IRQPE位：IRQ管腳使能位 D3IRQF位：IRQ中斷標志位 D2IRQACK位：IRQ確認位 D1IRQIE位：IRQ中斷使能位 D0IRQMOD位：IRQ觸發(fā)模式位,12.3.2 實時中斷（RTI）,實時中斷功能可被用來產(chǎn)生周期性中斷。RTI可以接受兩個時鐘源，1kHz內(nèi)部時鐘或一個可用外部時鐘。1kHz內(nèi)部時鐘源與任何總線時鐘源完全獨立，并只能被RTI模塊和一些MCU，COP看門狗使用

9、。要使用外部時鐘源，它必須具備和激活。SRTISC中的RTICLKS位用來選擇RTI時鐘源 當MCU在運行，等待或者stop3狀態(tài)中，兩個RTI時鐘源之一能被用到。當在stop3中用到外部振蕩器，必須在停止狀態(tài)中使能(EREFSTEN=1)和配置為低頻操作(RANGE=0)。只有內(nèi)部1kHz時鐘源可以被選擇在stop2模式中喚醒MCU。 SRTISC寄存器包括一個只讀狀態(tài)標志，一個只寫請求位和用于禁止時鐘源進入實時中斷或選擇七分之一喚醒周期的3位控制值（RTIS2：RTIS1：RTIS0）。RTI有一個局部中斷使能，RTIE允許屏蔽實時中斷。RTI能通過寫RTI的每一位為0被屏蔽，這樣不產(chǎn)生中

10、斷,12.3.3 斷點模塊BRK與軟件中斷SWI指令,斷點模塊（break module，BRK）可以在設(shè)定的地址處產(chǎn)生一個中斷，該中斷稱為斷點中斷（Break interrupt），它使CPU中止當前程序的執(zhí)行而進入斷點中斷服務(wù)程序。斷點中斷可由下述2種方式引起 程序計數(shù)器PC值與斷點地址寄存器的內(nèi)容相匹配時產(chǎn)生斷點中斷 用軟件向斷點狀態(tài)與控制寄存器BRKSCR的BRKA位寫1時產(chǎn)生斷點中斷,12.4 低電壓檢測與復(fù)位,12.4.1 復(fù)位 AW60系列有如下的七個復(fù)位源： 上電復(fù)位（POR） 低電壓檢測（LVD） 計算機運行正確（COP）定時器 非法的操作碼檢測 后臺調(diào)試強制復(fù)位 復(fù)位引腳（

11、RESET ） 時鐘發(fā)生器的鎖丟失和時鐘復(fù)位丟失,上電復(fù)位操作 LVD復(fù)位操作 LVD中斷操作 低電壓警告（LVW）,12.4.2 低電壓檢測（LVD）,12.5 操作模式,運行模式 這是AW60系列在一般情況下的操作模式。在復(fù)位上升沿，若BKGD/MS為高電平，則進入此模式。在這種模式下，CPU從內(nèi)存執(zhí)行代碼，復(fù)位后，從內(nèi)存$FFFE:$FFFF地址處開始執(zhí)行 激活后臺模式 激活后臺模式功能由S08內(nèi)核中的后臺調(diào)試控制器（BDC）管理，進入激活后臺模式有五種方式： 當上升沿復(fù)位期間BKGD/MS引腳為低電平時 當通過BKGD引腳接收到BACKGROUND命令時 當BGND指令被執(zhí)行時 當遇到

12、BDC斷點時 當遇到DBG斷點時,等待模式 等待模式由執(zhí)行WAIT指令進入。在程序中運行WAIT指令時，使CPU處于低功耗狀態(tài)，在該模式下，全電壓調(diào)節(jié)仍然保持，定時器沒有關(guān)閉。當CPU進入等待模式時，CCR中的I位被清零，打開中斷。當一個中斷請求發(fā)生，CPU退出等待模式，恢復(fù)進程，開始堆棧操作，產(chǎn)生了中斷服務(wù)例程 停止模式 MCU在每個停止模式下的行為：,停止模式下BDM使能時MCU行為,啟用LVD的STOP模式下MCU的行為,STOP模式下MCU的行為,12.6 復(fù)位、中斷和系統(tǒng)控制寄存器,中斷管腳請求狀態(tài)和控制寄存器（IRQSC） D5中斷請求(IRQ)邊沿選擇位 D4IRQ管腳使能位 D

13、3RQ標志 D2RQ確認 D1IRQ中斷使能 D0IRQ檢測模,系統(tǒng)復(fù)位狀態(tài)寄存器（SRS） D7加電復(fù)位 D6外部復(fù)位管腳復(fù)位 D5計算機正常操作（COP）看門狗復(fù)位 D4非法操作碼復(fù)位 D2內(nèi)部時鐘發(fā)生模塊復(fù)位 D1低壓檢測,系統(tǒng)后臺調(diào)試強制復(fù)位寄存器（SBDFR） D0后臺調(diào)試強制復(fù)位 系統(tǒng)選項寄存器（SOPT）,D7COP看門狗計時器使能位 D6COP看門狗超時選擇位 D5停止模式使能位 系統(tǒng)MCLK控制寄存器（SMCLK） D4MCLK引腳使能位 D2D1D0MCLK分頻選擇位,系統(tǒng)器件識別寄存器（SDIDH，SDIDL） SDIDH定義： D7D4位7:4被預(yù)留 D3D0部件識別編

14、號 SDIDL定義： D7D0部件識別編號，每一個S08的派生物有一個獨特的辨識號,系統(tǒng)實時中斷狀態(tài)和控制寄存器（SRTISC） D7實時中斷標志位 D6實時中斷應(yīng)答 D5實時中斷時鐘選擇 D4實時中斷使能 D2-D0選擇實時中斷延遲,系統(tǒng)電源管理狀態(tài)和控制1寄存器（SPMSC1） D7低電壓監(jiān)測標志 D6低電壓監(jiān)測應(yīng)答 D5低電壓監(jiān)測中斷使能 D4低電壓監(jiān)測復(fù)位使能 D3低電壓監(jiān)測停止使能 D2低電壓監(jiān)測邏輯使能 D0能帶隙緩存使能,系統(tǒng)電源管理狀態(tài)和控制2寄存器（SPMSC2） D7低電壓警告標志位 D6低電壓警告應(yīng)答位 D5低壓監(jiān)測電壓選擇位 D4低電壓警告電壓選擇位 D3部分掉電標志位 D2部分掉電應(yīng)答位 D0部分掉電控制位,12.7 看門狗功能與MCLK輸出,12.7.1 計算機正常運行（COP）看門狗 當應(yīng)用軟件與期望的運行不相符時，COP看門狗試圖強制系統(tǒng)復(fù)位 任何復(fù)位之后，COP計數(shù)器都會被激活 服務(wù)于（清除）COP計數(shù)器的寫SRS操作不應(yīng)被放置在中斷服務(wù)例程（ISR）中，因為即使主要的應(yīng)用程序失敗，ISR也可