1、計(jì)算機(jī)組成原理,Principles of Computer Organization,廣義雙語(yǔ)教學(xué)課程,09/skyclass25/,青島理工大學(xué) 校級(jí)精品課程,第4章 主 存 儲(chǔ) 器,Chapter 4 Main Memory,A word in memory is an entity of bits that move in and out of storage as a unit. A memory word is a group of 1s and 0s and may represent a number, an instruction code

2、, one or more alphanumeric characters, or any other binary-coded information. A group of eight bits is called a byte.,隨機(jī)(讀寫)存儲(chǔ)器Random Access Memory (RAM),只讀存儲(chǔ)器Read Only Memory (ROM),PROM 可編程序只讀存儲(chǔ)器,掩膜ROM,EPROM 可擦除的可編程序只讀存儲(chǔ)器,E2PROM 電可擦除的可編程序只讀存儲(chǔ)器,Flash Memory 快閃存儲(chǔ)器（電可擦除）,保存信息的原理：,SRAM：觸發(fā)器,DRAM：MOS管的柵極

3、電容。,現(xiàn)代計(jì)算機(jī)的主存儲(chǔ)器都是半導(dǎo)體存儲(chǔ)器IC。,半導(dǎo)體RAM在斷電后數(shù)據(jù)會(huì)丟失，屬于易失性(Volatile)存儲(chǔ)器,只讀存儲(chǔ)器屬于非易失性(Non-volatile)存儲(chǔ)器。,4.1 主存儲(chǔ)器分類、技術(shù)指標(biāo)和基本操作,主存儲(chǔ)器的可尋址的最小信息單位是1個(gè)存儲(chǔ)字（存儲(chǔ)單元）。,1、存儲(chǔ)容量 Memory Size / Capacity,1M=220 =1024K=210 K 1G=230 =1024M=210 M 1T =240 =210 G,存儲(chǔ)器的容量通常表示為：m字k位。,例如，1個(gè)409632的存儲(chǔ)器芯片的容量就是 16 KB。,存儲(chǔ)單元 Memory Location,可尋址單元

4、 Addressable Location,地址空間 Address Space,CPU的地址線,容量單位：字節(jié)Byte，字Word，位bit。 1 Byte =8 bit,主存儲(chǔ)器的主要技術(shù)指標(biāo),主存儲(chǔ)器容量 SM = W l m,=存儲(chǔ)器字長(zhǎng)每個(gè)存儲(chǔ)體的字?jǐn)?shù)并行工作的存儲(chǔ)體個(gè)數(shù),主存儲(chǔ)器用于暫時(shí)存儲(chǔ)CPU當(dāng)前正在使用的指令和數(shù)據(jù)。,2、存取速度, 存取時(shí)間Ta （訪問(wèn)時(shí)間， Memory Access Time ）,由系統(tǒng)規(guī)定,取決于存儲(chǔ)器芯片,從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。, 存儲(chǔ)周期 Tm （讀寫周期，Memory Cycle Time）,連續(xù)啟動(dòng)2次獨(dú)立的存儲(chǔ)器操作所

5、間隔的最小時(shí)間。,一般Tm Ta,Bm是存儲(chǔ)器被連續(xù)訪問(wèn)時(shí)可以提供的數(shù)據(jù)傳輸率（bit/s）, 主存帶寬Bm,提高主存帶寬的措施：,縮短存取周期，增加存儲(chǔ)字長(zhǎng)W，增加存儲(chǔ)體。,Bm= W/Tm,當(dāng)總線寬度w與存儲(chǔ)器字長(zhǎng)W不一致時(shí)，Bm= w / Tm,主存儲(chǔ)器的基本操作,主存儲(chǔ)器的讀寫時(shí)序,1存儲(chǔ)器讀的時(shí)序,處理器把要訪問(wèn)的存儲(chǔ)單元地址送上地址總線，發(fā)存儲(chǔ)器讀命令,被選中的存儲(chǔ)器芯片對(duì)地址譯碼，打開(kāi)三態(tài)門將選中的單元內(nèi)容送上數(shù)據(jù)總線DB，處理器從DB讀入數(shù)據(jù)。,2存儲(chǔ)器寫的時(shí)序,處理器把要訪問(wèn)的存儲(chǔ)單元地址送上地址總線AB，把要寫的數(shù)據(jù)送上數(shù)據(jù)總線DB，發(fā)存儲(chǔ)器寫命令。,被選中的存儲(chǔ)器芯片對(duì)地

6、址譯碼，將DB上的數(shù)據(jù)寫入選中的存儲(chǔ)單元。,存儲(chǔ)器芯片內(nèi)部：,地 Y0址 Y1譯 Y2碼 Y3器,存儲(chǔ)單元00,存儲(chǔ)單元01,存儲(chǔ)單元10,存儲(chǔ)單元11,A0,A1,行地址譯碼,列地址譯碼,讀寫控制,Row Address,Column Address,44 存儲(chǔ)矩陣,00,01,10,11,11,10,01,00,三態(tài)輸出,地址線條數(shù)N，可尋址2N單元,半導(dǎo)體存儲(chǔ)器芯片,存儲(chǔ)器芯片外部：（符號(hào)，引腳）,SRAM芯片：,ROM（PROM，EPROM，E2PROM）芯片：,常見(jiàn)：8，4,常見(jiàn)：8,4.4 存儲(chǔ)器的組成與控制,單個(gè)存儲(chǔ)器芯片的容量往往不能滿足需要，用存儲(chǔ)器容量的擴(kuò)展技術(shù)實(shí)現(xiàn)所要求容

7、量的存儲(chǔ)器。,（1）位擴(kuò)展,（2）字?jǐn)U展,存儲(chǔ)器芯片的位數(shù)K小于所設(shè)計(jì)的存儲(chǔ)器的位數(shù)N。,存儲(chǔ)器芯片的字?jǐn)?shù)小于所設(shè)計(jì)的存儲(chǔ)器的要求。,用L字K位的存儲(chǔ)器芯片構(gòu)成L字N位的存儲(chǔ)器，,用L字K位的存儲(chǔ)器芯片構(gòu)成M字K位的存儲(chǔ)器，,存儲(chǔ)器芯片數(shù) = N/K,存儲(chǔ)器芯片數(shù)= M/L,（4）與處理器連接, 如果處理器有 等控制線，在產(chǎn)生片選信號(hào)時(shí)必須用到。, 要連接處理器的全部地址線和數(shù)據(jù)線。, 存儲(chǔ)系統(tǒng)一定是既有RAM又有ROM。,（3）字位擴(kuò)展,存儲(chǔ)器芯片的字?jǐn)?shù)和位數(shù)都小于所設(shè)計(jì)的存儲(chǔ)器的要求。,用L字K位的存儲(chǔ)器芯片構(gòu)成M字N位的存儲(chǔ)器，,需要（M/L）（N/K）個(gè)存儲(chǔ)器芯片。,The main

8、memory is the central storage unit in a computer system.,存儲(chǔ)器容量的擴(kuò)展,（1）位擴(kuò)展,例1：用64K4的RAM芯片構(gòu)成64K8的存儲(chǔ)器。,存儲(chǔ)器芯片的地址線、片選線、讀寫控制線并聯(lián)，數(shù)據(jù)線分別引出,（2）字?jǐn)U展,例2：用5124位的RAM芯片構(gòu)成2k4位的存儲(chǔ)器。,將各個(gè)存儲(chǔ)器芯片的地址線、數(shù)據(jù)線、讀寫控制線并聯(lián),由片選線區(qū)分每個(gè)芯片的地址范圍,（3）字位擴(kuò)展,用L字K位的存儲(chǔ)器芯片構(gòu)成MN的存儲(chǔ)器，需要（M/L）（N/K）個(gè)存儲(chǔ)器芯片。,片選信號(hào) 由高位地址譯碼產(chǎn)生。,低位地址直接與存儲(chǔ)器芯片的地址線連接。,例3：用1K4位的RAM

9、芯片構(gòu)成2K8位的RAM,RAM and ROM are connected to a CPU through the data and address buses. The low-order lines in the address bus select the byte within the chips and other lines in the address bus select a particular chip through its chip select inputs.,The more chips that are connected, the more external

10、 decoders are required for selection among the chips.,用1K4位的RAM芯片構(gòu)成2K8位的RAM,（4）與CPU連接,如果CPU有 等控制線，在產(chǎn)生片選信號(hào)時(shí)必須要用到。,存儲(chǔ)系統(tǒng)一定是既有RAM又有ROM。,注意： CPU的地址總線和數(shù)據(jù)總線的線數(shù)。, ROM的輸出允許信號(hào) 。,Most of the main memory in a general-purpose computer is made up of RAM integrated circuit chips, but a portion of the memory may be

11、 constructed with ROM chips.,ROM is used for storing programs that are permanently resident in the computer and for tables of constants that do not change in value once the production of the computer is completed.,例：CPU字長(zhǎng)16位，有8條數(shù)據(jù)線，15條地址線， ， 等控制線。存儲(chǔ)器按字節(jié)編址。 要求用8K4 bit的RAM芯片和8K8 bit的ROM芯片組成16KB的ROM和8K

12、B的RAM。 ROM的起始地址0000H，RAM的起始地址6000H。, 說(shuō)明該計(jì)算機(jī)的地址空間、實(shí)存容量、ROM和RAM的地址范圍分別是多少？, 計(jì)算RAM和ROM芯片數(shù)，說(shuō)明應(yīng)該選用什么譯碼器。, 畫出CPU和存儲(chǔ)系統(tǒng)的電路連接圖。,解：, CPU有15條地址線， 地址空間=215= 32K, RAM芯片數(shù)=（8K8）/（8K4）= 2, CPU和存儲(chǔ)系統(tǒng)的電路連接圖：,實(shí)存容量= ROM容量+RAM容量= 16 KB+8KB = 24KB,16KB的ROM區(qū)的地址范圍是 0000H3FFFH。,RAM區(qū)的地址范圍是 6000H7FFFH。,要求用8K4 bit的RAM芯片和8K8 bit

13、的ROM芯片組成16KB的ROM和8KB的RAM,ROM芯片數(shù)=（16K8）/（8K8）=2,8K字的存儲(chǔ)器芯片有13條地址線，CPU有15條地址線， 地址譯碼器要對(duì)1513 = 2 條地址線譯碼，所以應(yīng)該用2-4譯碼器。,動(dòng)態(tài)存儲(chǔ)器 Dynamic RAM,Dynamic random access memory (DRAM) is a type of random access memory that stores each bit of data in a separate capacitor within an integrated circuit.,The advantage of

14、DRAM is its structural simplicity: only one transistor and a capacitor are required per bit, compared to six transistors in SRAM. This allows DRAM to reach very high density.,DRAM芯片的集成度高，容量大，速度不高（50100ns），功耗低，價(jià)格低。,Since real capacitors leak charge, the information eventually fades unless the capacit

15、or charge is refreshed periodically.,1動(dòng)態(tài)存儲(chǔ)器芯片,Dynamic random access memory is produced as integrated circuits (ICs) bonded and mounted into plastic packages with metal pins for connection to control signals and buses.,為了進(jìn)一步降低芯片的封裝成本，還設(shè)法減少芯片的引腳數(shù)。,采用地址線復(fù)用和多字1位等方法。將地址分兩次送入存儲(chǔ)器芯片，內(nèi)部有行地址鎖存和列地址鎖存電路。,DRAM芯片

16、：,常見(jiàn)：1, 8,動(dòng)態(tài)存儲(chǔ)器的存儲(chǔ)控制比較復(fù)雜，需要由外部電路提供行地址和列地址，以及控制刷新。,DIP（Dual in-line Package）,SIPP（Single In-line Pin Package）,SIMM 30 pin,SIMM 72 pin,DIMM (168-pin),DDR DIMM (184-pin),DRAM packaging,Single In-line Memory Module,Dual In-line Memory Module,的下降沿把行地址送入存儲(chǔ)芯片內(nèi)的行地址鎖存器， 的下降沿把列地址送入存儲(chǔ)芯片內(nèi)的列地址鎖存器。,DRAM芯片的工作方式有：讀

17、工作方式，寫工作方式，讀-改寫工作方式，頁(yè)面工作方式，刷新工作方式。,其中，頁(yè)面工作方式是在行地址鎖存后保持 。不斷變化列地址和 ，就可以在行地址不變的情況下對(duì)某一行的所有單元連續(xù)地進(jìn)行讀/寫。頁(yè)面工作方式使得存儲(chǔ)器有批寫入和批讀出能力，提高了存儲(chǔ)器的速度。,2動(dòng)態(tài)存儲(chǔ)器的刷新 Refresh,MOS管的柵極電容容量很小，絕緣電阻不夠大，經(jīng)過(guò)一段時(shí)間后電荷逐漸泄漏，使保存的信息丟失。為了不丟失數(shù)據(jù)，必須及時(shí)對(duì)保存的信息進(jìn)行刷新。在芯片內(nèi)部把存儲(chǔ)單元的內(nèi)容讀出來(lái)再寫回去，信息不出現(xiàn)在數(shù)據(jù)總線上。,DRAM芯片通常采用定時(shí)逐行刷新。,刷新周期一般為2ms。,動(dòng)態(tài)存儲(chǔ)器 Dynamic RAM,2動(dòng)

18、態(tài)存儲(chǔ)器的刷新 Refresh, 集中刷新,在一個(gè)刷新周期內(nèi)，用一段固定的時(shí)間，連續(xù)對(duì)存儲(chǔ)器的所有行逐一刷新，在此期間內(nèi)停止CPU和其他主設(shè)備對(duì)存儲(chǔ)器的讀寫。,例如，1個(gè)存儲(chǔ)器有1024行，存儲(chǔ)周期為200ns。刷新一次需204.8s。在2ms內(nèi)還有1795.2s的時(shí)間可用于存儲(chǔ)器讀寫。,集中刷新方式的缺點(diǎn)：在刷新期間不能訪問(wèn)存儲(chǔ)器，有時(shí)會(huì)影響CPU工作。, 分布式刷新,在2ms時(shí)間內(nèi)分散地將各行刷新一遍，每隔t時(shí)間刷新一行。,t = 刷新周期 / 存儲(chǔ)器行數(shù),動(dòng)態(tài)存儲(chǔ)器一般分為128行，所以t = 2ms / 128=15.625s,2動(dòng)態(tài)存儲(chǔ)器的刷新 Refresh,存儲(chǔ)控制電路依次產(chǎn)生行

19、地址，并發(fā)出刷新請(qǐng)求信號(hào)。在DRAM芯片內(nèi)，所有行地址相同的存儲(chǔ)單元同時(shí)進(jìn)行刷新。,微處理機(jī)芯片一般都有動(dòng)態(tài)存儲(chǔ)器刷新控制功能，產(chǎn)生行地址和刷新控制信號(hào)。,行地址,0000000,該行所有的列存儲(chǔ)單元同時(shí)被刷新,0000001,1111110,1111111,該行所有的列存儲(chǔ)單元同時(shí)被刷新,該行所有的列存儲(chǔ)單元同時(shí)被刷新,該行所有的列存儲(chǔ)單元同時(shí)被刷新,2動(dòng)態(tài)存儲(chǔ)器的刷新 Refresh,在組成計(jì)算機(jī)的存儲(chǔ)系統(tǒng)時(shí)往往需要增加一些控制電路。如，地址多路轉(zhuǎn)換，地址選通，刷新控制，讀/寫控制邏輯，地址保護(hù)，Wait/Ready信號(hào)，等。,地址/數(shù)據(jù)線復(fù)用,某些CPU采用地址/數(shù)據(jù)線復(fù)用技術(shù)。將低N位

20、地址總線與N位的數(shù)據(jù)總線復(fù)用。訪存時(shí)，先用地址總線輸出高N位地址，用數(shù)據(jù)總線輸出低N位地址，需要附加電路將低N位地址鎖存。然后，將N位的地址/數(shù)據(jù)線轉(zhuǎn)換為數(shù)據(jù)總線。,行地址和列地址復(fù)用,某些大容量的存儲(chǔ)芯片為了減少芯片引腳數(shù)，將地址分兩次送入存儲(chǔ)芯片內(nèi)。存儲(chǔ)芯片內(nèi)有相應(yīng)的行地址和列地址鎖存器。,Wait/Ready信號(hào),存儲(chǔ)器芯片內(nèi)部一般不能提供Wait/Ready信號(hào)，必須由外部電路(存儲(chǔ)器控制 / 總線控制)產(chǎn)生。,存儲(chǔ)控制,1. 單體多字系統(tǒng),程序和數(shù)據(jù)在存儲(chǔ)器內(nèi)一般是連續(xù)存放的。如果每次訪存，用一個(gè)地址，能夠一次取出N條指令/數(shù)據(jù)，就相當(dāng)于把存儲(chǔ)器的速度提高了N倍。,單體多字技術(shù)是使存

21、儲(chǔ)器字長(zhǎng)是指令/數(shù)據(jù)字長(zhǎng)的N倍。在每個(gè)存儲(chǔ)單元中存放N個(gè)數(shù)據(jù)字/指令字。,單體多字技術(shù)要求數(shù)據(jù)總線和CPU內(nèi)的數(shù)據(jù)寄存器也是N倍字長(zhǎng)的。,地址0000,地址0001,地址0010,2. 多體并行系統(tǒng),大容量的主存儲(chǔ)器可以由多個(gè)存儲(chǔ)體組成。每個(gè)存儲(chǔ)體都有自己的讀寫控制線路、地址寄存器和數(shù)據(jù)寄存器，稱為“存儲(chǔ)模塊”。,多模塊存儲(chǔ)器可以實(shí)現(xiàn)重疊或交叉存取。,在M個(gè)模塊上交叉編址稱為模M交叉編址。M一般為2m，也有M是質(zhì)數(shù)的。,高位交叉編址用于擴(kuò)展存儲(chǔ)空間或劃分程序可訪問(wèn)的地址空間。,低位交叉編址用于解決CPU速度高、存儲(chǔ)器速度低的矛盾。,Homework,4 - 1, 3, 4, 5, 6, 7，,

22、實(shí)驗(yàn)安排 第3、4、9周，星期三下午7-8節(jié) 第6、8、10周，星期一下午7-8節(jié),The total memory capacity of a computer can be visualized as being a hierarchy of components. The memory hierarchy system consists of all storage devices employed in a computer system from the slow but high-capacity auxiliary memory to a relatively faster main memory, to an even smaller and faster cache memory accessible to the high-speed processing logic.,下次課講第5章,Double Data Rate (DDR) SDRAM,Double data r