1、第四章存儲器,計算機組成原理,主講人 陳志勇 山東大學 計算機科學與技術(shù)學院,作者：唐朔飛,高等教育出版社,2,引言,目的 了較由不同存儲器組成的多層次結(jié)構(gòu)的存儲系統(tǒng) 主要內(nèi)容 主存儲器的分類 工作原理 組成方式 與其他部件（CPU）的連接,存儲器是記憶信息的實體，是數(shù)字計算機具備存儲數(shù)據(jù)和信息能力，能夠自動連續(xù)執(zhí)行程序，進行廣泛的信息處理的重要基礎。 保存內(nèi)容：程序和數(shù)據(jù)。,3,內(nèi)容提要,4.4 輔助存儲器,4.3 高速緩沖存儲器,4.2 主存儲器,4.1 概述,4,4.1 概 述,一、存儲器分類,1. 按存儲介質(zhì)分類,(1) 半導體存儲器,(2) 磁表面存儲器,(3) 磁芯存儲器,(4)

2、光盤存儲器,易失,雙極型(TTL) 、 金屬氧化物(MOS),磁頭、載磁體,硬磁材料、環(huán)狀元件,激光、磁光材料,TTL: Transistor-Transistor Logic MOS: Metal-Oxide-Semiconductor,5,(1) 存取時間與物理地址無關(guān)（隨機訪問）,順序存取存儲器 磁帶,4.1,2. 按存取方式分類,(2) 存取時間與物理地址有關(guān)（串行訪問）,隨機存儲器,只讀存儲器,直接存取存儲器 磁盤,在程序的執(zhí)行過程中 可 讀 可 寫,在程序的執(zhí)行過程中 只 讀,6,磁盤、磁帶、光盤,高速緩沖存儲器（Cache）,Flash Memory,存 儲 器,3. 按在計算機

3、中的作用分類,4.1,7,8,也采用隨機訪問方式，只能讀出，不能寫入。,只讀存儲器ROM,固存：,ROM：,只讀不寫,PROM：,用戶不能編程,用戶可一次編程,EPROM：,用戶可多次編程,（紫外線擦除）,EEPROM：,用戶可多次編程,（電擦除）,PROM,EPROM,EEPROM,9,高,小,快,1. 存儲器三個主要特性的關(guān)系,二、存儲器的層次結(jié)構(gòu),4.1,10,虛擬存儲器,虛地址,邏輯地址,實地址,物理地址,主存儲器,4.1,（速度）,（容量）,11,CPU,Cache,主存,外存,95%,12,內(nèi)容提要,4.4 輔助存儲器,4.3 高速緩沖存儲器,4.2 主存儲器,4.1 概述,13,

4、4.2 主存儲器,一、概述,1. 主存的基本組成,14,2. 主存和 CPU 的聯(lián)系,4.2,15,高位字節(jié) 地址為字地址,低位字節(jié) 地址為字地址,設地址線 24 根,按 字節(jié) 尋址,按 字 尋址,若字長為 16 位,按 字 尋址,若字長為 32 位,3. 主存中存儲單元地址的分配,4.2,224 = 16 M,8 M,4 M,大端法(Big-Endian):高位字節(jié)排放在內(nèi)存的低地址端,小端法(Little-Endian):低位字節(jié)排放在內(nèi)存的低地址端,16,17,(2) 存儲速度,4. 主存的技術(shù)指標,(1) 存儲容量,(3) 存儲器的帶寬,主存 存放二進制代碼的總位數(shù),讀出時間 寫入時間

5、,存儲器的 訪問時間,讀周期 寫周期,單位時間內(nèi)存存取的信息量,4.2,18,芯片容量,二、半導體存儲芯片簡介,1. 半導體存儲芯片的基本結(jié)構(gòu),1K4位,16K1位,8K8位,10,4,14,1,13,8,4.2,19,片選線,讀/寫控制線,（低電平寫 高電平讀）,（允許讀）,4.2,（允許寫）,20,存儲芯片片選線的作用,用 16K 1位 的存儲芯片組成 64K 8位 的存儲器,32片,4.2,21,2. 半導體存儲芯片的譯碼驅(qū)動方式,(1) 線選法 （161字節(jié)的存儲體）,4.2,22,(2) 重合法（1K1位的存儲體）,4.2,0,0,23,（1）半導體存儲器,靜態(tài)存儲器 利用雙穩(wěn)態(tài)觸發(fā)

6、器存儲信息,集成度最高，但信息易失，需要定時刷新內(nèi)容,速度快，非破壞性讀出,用途：作主存。,動態(tài)存儲器 依靠電容上的存儲電荷存儲信息,用途：高速緩存。,三、隨機存取存儲器 ( RAM ),24,半導體三極管,柵極,漏極,源極,只要柵極電壓源級電壓，那么漏極電壓=源極電壓，或者說三極管是導通的。,柵極,漏極,源極,25,三、隨機存取存儲器 ( RAM ),1. 靜態(tài) RAM (SRAM),(1) 靜態(tài) RAM 基本電路（P77）,A 觸發(fā)器非端,A 觸發(fā)器原端,4.2,T1 T4,26,靜態(tài)MOS存儲單元電路原理,1.六管存儲單元,（1）組成,T1、T2： 觸發(fā)器記憶單元,T3、T4：負載管-電

7、阻,T5、T6：控制門,Z：字線，選擇存儲單元,位線，完成讀/寫操作,W：,（2）定義,“0”：T1導通，T2截止；,“1”：T1截止，T2導通。,說明：該存儲單元電路利用MOS反相器交叉耦合而成的觸發(fā)器來存放信息。,將負載管改為多晶硅電阻，目前的SRAM多為四管靜態(tài)存儲單元,27,（3）工作,T5、T6,Z：加高電平，,高、低電平，寫1/0。,（4）保持,只要電源正常，保證向?qū)ü芴峁╇娏?，便能維持一管導通，另一管截止的狀態(tài)不變，稱靜態(tài)。,導通，選中該單元。,電流，讀出1/0。,Z：加低電平，T5、T6截止，該單元未選中，保持原狀態(tài),靜態(tài)單元是非破壞性讀出，讀出后不需重寫。,28, 靜態(tài) R

8、AM 基本電路的 讀 操作,4.2,讀選擇有效,29, 靜態(tài) RAM 基本電路的 寫 操作,4.2,寫選擇有效,30,(2) 靜態(tài) RAM 芯片舉例, Intel 2114 外特性,存儲容量 1K4 位,4.2,31, Intel 2114 RAM 矩陣 (64 64) 讀,4.2,32,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,33,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,34,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,35,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,36,4.2, Intel

9、2114 RAM 矩陣 (64 64) 讀,0,16,32,48,37,4.2, Intel 2114 RAM 矩陣 (64 64) 讀,0,16,32,48,38,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,39,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,40,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,41,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,42,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,43,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,44,4

10、.2, Intel 2114 RAM 矩陣 (64 64) 寫,45,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,46,4.2, Intel 2114 RAM 矩陣 (64 64) 寫,47,(3) 靜態(tài) RAM 讀 時序,4.2,48,(4) 靜態(tài) RAM (2114) 寫 時序,4.2,49,(1) 動態(tài) RAM 基本單元電路,2. 動態(tài) RAM ( DRAM ),讀出與原存信息相反,讀出時數(shù)據(jù)線有電流 為 “1”,寫入與輸入信息相同,寫入時 CS 充電 為 “1” 放電 為 “0”,4.2,T,無電流,有電流,50,(2) 動態(tài) RAM 芯片舉例, 三管動態(tài) RAM

11、 芯片 (Intel 1103) 讀,4.2,讀 寫 控 制 電 路,51, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,4.2,52,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,53,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,54,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,55,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,56,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,57,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路,58,4.2,

12、三管動態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路,59,4.2, 三管動態(tài) RAM 芯片 (Intel 1103) 寫,讀 寫 控 制 電 路,60, 單管動態(tài) RAM 4116 (16K 1位) 外特性,4.2,61, 4116 (16K 1位) 芯片 讀 原理,4.2,63,0,0,0,62, 4116 (16K1位) 芯片 寫 原理,4.2,63,0,63,(3) 動態(tài) RAM 時序,行、列地址分開傳送,寫時序,數(shù)據(jù) DOUT 有效,數(shù)據(jù) DIN 有效,讀時序,4.2,64,(4) 動態(tài) RAM 刷新,刷新與行地址有關(guān),“死時間率” 為 128/4 000 1

13、00% = 3.2%,“死區(qū)” 為 0.5 s 128 = 64 s,4.2,以128 128 矩陣為例,65,tC = tM + tR,無 “死區(qū)”, 分散刷新（存取周期為1 s ）,(存取周期為 0.5 s + 0.5 s ),4.2,以 128 128 矩陣為例,66, 分散刷新與集中刷新相結(jié)合（異步刷新）,對于 128 128 的存儲芯片（存取周期為 0.5 s ）,將刷新安排在指令譯碼階段，不會出現(xiàn) “死區(qū)”,“死區(qū)” 為 0.5 s,若每隔 15.6 s 刷新一行,每行每隔 2 ms 刷新一次,4.2,67,3. 動態(tài) RAM 和靜態(tài) RAM 的比較,存儲原理,集成度,芯片引腳,功

14、耗,價格,速度,刷新,4.2,68,四、只讀存儲器（ROM）,1. 掩模 ROM ( MROM ),行列選擇線交叉處有 MOS 管為“1”,行列選擇線交叉處無 MOS 管為“0”,2. PROM (一次性編程),4.2,69,3. EPROM (多次性編程 ),(1) N型溝道浮動柵 MOS 電路,紫外線全部擦洗,4.2,70,(2) 2716 EPROM 的邏輯圖和引腳,4.2,71,4. EEPROM (多次性編程 ),電可擦寫,局部擦寫,全部擦寫,5. Flash Memory (閃速型存儲器),比 EEPROM快,4.2,EPROM,價格便宜 集成度高,EEPROM,電可擦洗重寫,具備

15、 RAM 功能,72,用 1K 4位 存儲芯片組成 1K 8位 的存儲器,？片,五、存儲器與 CPU 的連接,1. 存儲器容量的擴展,4.2,2片,73,(2) 字擴展（增加存儲字的數(shù)量）,用 1K 8位 存儲芯片組成 2K 8位 的存儲器,4.2,？片,2片,74,(3) 字、位擴展,用 1K 4位 存儲芯片組成 4K 8位 的存儲器,4.2,？片,8片,75,2. 存儲器與 CPU 的連接,(1) 地址線的連接,(2) 數(shù)據(jù)線的連接,(3) 讀/寫命令線的連接,(4) 片選線的連接,(5) 合理選擇存儲芯片（ROM/RAM型號）,4.2,76,（P94）例4.1,ROM芯片：2K8、4K8

16、、8K8 RAM芯片：1K4、4K8、8K8 74138譯碼器、與非門 要求： 6000H67FFH為系統(tǒng)程序區(qū) 6800H6BFFH為用戶程序區(qū),77,（P94）例4.1,(1) 寫出對應的二進制地址碼,(2) 確定芯片的數(shù)量及類型,A15A14A13 A11 A10 A7 A4 A3 A0,4.2,78,(3) 分配地址線,A10 A0 接 2K 8位 ROM 的地址線,A9 A0 接 1K 4位 RAM 的地址線,(4) 確定片選信號,4.2,79,例 4.1 CPU 與存儲器的連接圖,4.2,80,某半導體存儲器，按字節(jié)編址。其中，0000H07FFH為ROM區(qū)，選用EPROM芯片（2

17、KB/片）；0800H13FFH為RAM區(qū)，選用RAM芯片（2KB/片和1KB/片）。地址總線A15A0（低）。給出地址分配和片選邏輯。,例2.,1.計算容量和芯片數(shù),ROM區(qū)：2KB,RAM區(qū)：3KB,存儲空間分配：,2.地址分配與片選邏輯,先安排大容量芯片（放地址低端），再安排小容量芯片。,便于擬定片選邏輯。,共3片,7FFH-00H+1 =1000 0000 0000B =211=2K,13FFH-800H+1=BFFH+1 = 1100 0000 0000B = 3*210=3K,81,A15A14A13A12A11A10A9A0,0 0 0 0 0 0 0,0 0 0 0 0 1 1

18、,0 0 0 0 1 1 1,0 0 0 1 0 0 1 1,0 0 0 0 1 0 0,0 0 0 1 0 0 0 0,低位地址分配給芯片，高位地址形成片選邏輯。,芯片 芯片地址 片選信號 片選邏輯,2K,2K,1K,A10A0,A10A0,A9A0,CS0,CS1,CS2,A12A11,A12A11,A12A11,5KB需13位地址尋址：,ROM,A12A0,RAM,A10,A15A14A13全為0,82,本節(jié)作業(yè),4.14 4.15,83,4.2.6 存儲器的校驗,編碼的糾錯 、檢錯能力與編碼的最小距離有關(guān),L 編碼的最小距離,D 檢測錯誤的位數(shù),C 糾正錯誤的位數(shù),漢明碼是具有一位糾錯

19、能力的編碼,4.2,1 . 編碼的最小距離,任意兩組合法代碼之間 二進制位數(shù) 的 最少差異,84,海明校驗(Hamming),海明碼也是一種具有糾錯能力的多重奇偶校驗，它將一個信息代碼按一定規(guī)律分成若干組，每組配一個奇偶校驗位。,Richard Hamming （1915-1998）,編碼方法 在位序是2的整數(shù)次冪的位置放置校驗位，其他位置放置有效信息 每個分組按偶校驗規(guī)則確定校驗位的取值,85,n位代碼需增添 ？位檢測位,檢測位的位置 ？,檢測位的取值 ？,2k n + k + 1,檢測位的取值與該位所在的檢測“小組” 中 承擔的奇偶校驗任務有關(guān),組成漢明碼的三要素,4.2,2 . 漢明碼的

20、組成,86,編碼方法及示例,海明(7,4)碼 有效信息a1 a2 a3 a4 校驗信息p1 p2 p3 關(guān)鍵問題：如何分組,示例 有效信息1001 p1=a1a2a4=101=0 p2=a1a3a4=0 p3=a2a3a4=1 所以海明碼為0011001,87,校驗方法,分別檢查各分組中1的個數(shù)是否為偶數(shù) 當?shù)趇組中1的個數(shù)為偶數(shù)時，gi=0;否則gi=1 錯誤字G(=gr.g2g1)指明是否出錯以及錯誤位置 當G等于全0時，代碼無錯誤 當G不等于0時，代碼有錯，G指明了出錯位置,示例1 有效信息1001的海明校驗碼0011001 若接收到的代碼為0011001,G=0，所以沒有錯誤,88,校

21、驗方法,示例2 有效信息1001的海明校驗碼0011001 若接收到的代碼為0001001,G=g3g2g1=011，所以第三位(即a1)出錯 代碼的正確值為0011001,性能：能發(fā)現(xiàn)并糾正一位錯誤，不能識別多位錯誤,0,1,1,89,練習2, P4 P2 P1 = 100,第 4 位錯，可不糾,4.2,90,本節(jié)作業(yè),4.17 (1)(2) 4.18 (1)(2),91,4.2.7 提高訪存速度的措施,采用高速器件,調(diào)整主存結(jié)構(gòu),1. 單體多字系統(tǒng),采用層次結(jié)構(gòu) Cache 主存,增加存儲器的帶寬,4.2,92,2. 多體并行系統(tǒng),(1) 高位交叉,4.2,順序編址,93,各個體并行工作,

22、4.2,體號,(1) 高位交叉,94,4.2,(2) 低位交叉,各個體輪流編址,95,4.2,體號,(2) 低位交叉 各個體輪流編址,96,低位交叉的特點,在不改變存取周期的前提下，增加存儲器的帶寬,4.2,啟動存儲體 0,啟動存儲體 1,啟動存儲體 2,啟動存儲體 3,97,4.2,設四體低位交叉存儲器，存取周期為T，總線傳輸周期為，為實現(xiàn)流水線方式存取，應滿足 T 4。,連續(xù)讀取 4 個字所需的時間為 T(4 1),98,(3) 存儲器控制部件（簡稱存控）,易發(fā)生代碼 丟失的請求源，優(yōu)先級 最高,嚴重影響 CPU 工作的請求源， 給予 次高 優(yōu)先級,4.2,99,4.2,3.高性能存儲芯片

23、,(1) SDRAM (同步 DRAM),在系統(tǒng)時鐘的控制下進行讀出和寫入 CPU 無須等待,(2) RDRAM,由 Rambus 開發(fā)，主要解決 存儲器帶寬 問題,(3) 帶 Cache 的 DRAM,在 DRAM 的芯片內(nèi) 集成 了一個由 SRAM 組成的 Cache ，有利于 猝發(fā)式讀取,100,本節(jié)作業(yè),4.24 4.29,101,內(nèi)容提要,4.4 輔助存儲器,4.3 高速緩沖存儲器,4.2 主存儲器,4.1 概述,102,4.3 高速緩沖存儲器,一、概述,1. 問題的提出,避免 CPU “空等” 現(xiàn)象,CPU 和主存（DRAM）的速度差異,容量小 速度高,容量大 速度低,程序訪問的局

24、部性原理,103,2. Cache 的工作原理,(1) 主存和緩存的編址,主存和緩存按塊存儲 塊的大小相同,B 為塊長,4.3,104,(2) 命中與未命中,M C,主存塊 調(diào)入 緩存,主存塊與緩存塊 建立 了對應關(guān)系,用 標記記錄 與某緩存塊建立了對應關(guān)系的 主存塊號,主存塊與緩存塊 未建立 對應關(guān)系,主存塊 未調(diào)入 緩存,4.3,105,(3) Cache 的命中率,CPU 欲訪問的信息在 Cache 中的 比率,命中率 與 Cache 的 容量 與 塊長 有關(guān),一般每塊可取 4 8 個字,塊長取一個存取周期內(nèi)從主存調(diào)出的信息長度,CRAY_1 16體交叉 塊長取 16 個存儲字,IBM

25、370/168 4體交叉 塊長取 4 個存儲字,（64位4 = 256位）,4.3,106,(4) Cache 主存系統(tǒng)的效率,效率 e 與 命中率 有關(guān),設 Cache 命中率 為 h，訪問 Cache 的時間為 tc ， 訪問 主存 的時間為 tm,4.3,107,幾個概念,字節(jié)： 8位 字：2-8個字節(jié) 字塊（頁）：4-8個字 問題：一次訪存操作讀取內(nèi)容？,字節(jié),字,字塊,108,3. Cache 的基本結(jié)構(gòu),4.3,Cache 替換機構(gòu),Cache 存儲體,主存Cache 地址映射 變換機構(gòu),由CPU完成,109,4. Cache 的 讀寫 操作,讀,4.3,110,Cache 和主存

26、的一致性,4.3,寫直達法（Write through）,寫回法（Write back）,寫操作時數(shù)據(jù)既寫入Cache又寫入主存,寫操作時只把數(shù)據(jù)寫入 Cache 而不寫入主存 當 Cache 數(shù)據(jù)被替換出去時才寫回主存,寫操作時間就是訪問主存的時間，讀操作時不 涉及對主存的寫操作，更新策略比較容易實現(xiàn),寫操作時間就是訪問 Cache 的時間， 讀操作 Cache 失效發(fā)生數(shù)據(jù)替換時， 被替換的塊需寫回主存，增加了 Cache 的復雜性,111,5. Cache 的改進,(1) 增加 Cache 的級數(shù),片載（片內(nèi)）L1 Cache,片外 L2 Cache,(2) 統(tǒng)一緩存和分立緩存,指令 I

27、-Cache,數(shù)據(jù) D-Cache,與主存結(jié)構(gòu)有關(guān),與指令執(zhí)行的控制方式有關(guān),是否流水,Pentium 8K 指令 Cache 8K 數(shù)據(jù) Cache,PowerPC620 32K 指令 Cache 32K 數(shù)據(jù) Cache,4.3,112,二、Cache 主存的地址映射,1. 直接映射,每個緩存塊 i 可以和 若干 個 主存塊 對應,每個主存塊 j 只能和 一 個 緩存塊 對應,i = j mod C,4.3,特點： 實現(xiàn)簡單 不夠靈活,113,2. 全相聯(lián)映射,主存 中的 任一塊 可以映射到 緩存 中的 任一塊,4.3,特點： 方式靈活 結(jié)構(gòu)復雜,114,某一主存塊 j 按模 Q 映射到

28、緩存 的第 i 組中的 任一塊,i = j mod Q,3. 組相聯(lián)映射,4.3,115,三、替換算法,1. 先進先出 （ FIFO ）算法,2. 近期最少使用（ LRU）算法,小結(jié),某一 主存塊 只能固定 映射到 某一 緩存塊,某一 主存塊 能 映射到 任一 緩存塊,某一 主存塊 只能 映射到 某一 緩存 組 中的 任一塊,不靈活,成本高,4.3,116,本節(jié)作業(yè),4.24,117,內(nèi)容提要,4.4 輔助存儲器,4.3 高速緩沖存儲器,4.2 主存儲器,4.1 概述,118,119,4.4 輔助存儲器,一、概述,1. 特點,不直接與 CPU 交換信息,2. 磁表面存儲器的技術(shù)指標,C = n k s,尋道時間 + 等待時間,輔存的速度,Dr = Db T,出錯信息位數(shù)與讀出信息的總位數(shù)之比,120,二、磁記錄原理和記錄方式,1. 磁記錄原理,寫,4.4,121,4.4,讀,1. 磁記錄原理,122,2. 磁表面存儲器的記錄方式,4.4,123,例 NRZ1 的讀出代碼波形,4.4,124,三、硬磁盤存儲器,1. 硬磁盤存儲器的類型,(1) 固定磁頭和移動磁頭,(2) 可換盤和固定盤,2. 硬磁盤存儲器結(jié)構(gòu),4.4,125,扇區(qū) 與 磁道,Sector扇區(qū),Track磁道,Platter盤面,磁道：盤片旋轉(zhuǎn)一周，磁頭的作用區(qū)域。,扇