1、第 12 章,第12章 模擬接口,教學(xué)重點(diǎn) DAC 0832及其與主機(jī)的連接 ADC 0809及其與主機(jī)的連接,模擬量與數(shù)字量,模擬量連續(xù)變化的物理量：這里的連續(xù)有時(shí)間上的連續(xù)以及空間上的連續(xù),數(shù)字量時(shí)間和數(shù)值上都離散的量,12.1 模擬輸入輸出系統(tǒng)的基本概念,采樣保持器:周期性地采樣連續(xù)信號(hào)，并在A/D轉(zhuǎn)換期間保持不變,多路開(kāi)關(guān):把多個(gè)現(xiàn)場(chǎng)信號(hào)分時(shí)地接通到A/D轉(zhuǎn)換器,低通濾波器:用于降低噪聲、濾去高頻干擾，以增加信噪比,放大器:把傳感器輸出的信號(hào)放大到ADC所需的量程范圍,傳感器:將各種現(xiàn)場(chǎng)的物理量測(cè)量出來(lái)并轉(zhuǎn)換成電信號(hào)（模擬電壓或電流）,1采樣,模擬信號(hào)是一個(gè)連續(xù)的時(shí)間函數(shù)，如圖（a）；

2、,而計(jì)算機(jī)只能接受離散的數(shù)字量，因而要對(duì)連續(xù)信號(hào)采樣。采樣就是周期性地取連續(xù)信號(hào)的瞬時(shí)值，如圖（b）。,采樣后的脈沖序列是離散信號(hào)，稱為采樣信號(hào)。,0、1T、2T各時(shí)間點(diǎn)稱為采樣時(shí)刻。T為采樣周期。采樣頻率為1T。,由于AD轉(zhuǎn)換需要一定的時(shí)間，因此，采樣后的信號(hào)必須保持 時(shí)間以維持到轉(zhuǎn)換結(jié)束。就稱為保持時(shí)間。,一、采樣、量化和編碼,2量化,采樣后的信號(hào)，時(shí)間上是離散的，但它的值仍是連續(xù)的。將采樣后的信號(hào)值，變成計(jì)算機(jī)能接受的數(shù)字量數(shù)據(jù)，稱為量化。如一臺(tái)字長(zhǎng)為4位的計(jì)算機(jī)，它能接收的數(shù)字代碼只能是0000、 0001、0010、1111這16種。進(jìn)行量化時(shí)每種代碼對(duì)應(yīng)一個(gè)確定的模擬電平。然而，采

3、樣值并不一定就是某一代碼所確定的模擬電平值，所以此時(shí)只能將采樣值用一個(gè)最接近它的代碼表示，圖（c）為量化的示意圖。,從圖中可以明顯地看出：量化過(guò)程中必然會(huì)引入誤差，稱之為量化誤差。量化誤差的最大值是12個(gè)量化單位。,量化單位是相鄰的兩個(gè)確定模擬電平之差，是量化過(guò)程中所能分辨的最小電壓值。,由此可見(jiàn)：要減少量化誤差，可以選用位數(shù)較多的ADC。,二、DA轉(zhuǎn)換的基本原理,數(shù)字量是由代碼按數(shù)值組合起來(lái)表示的。如 1101B123十122十021十12013,數(shù)模轉(zhuǎn)換器的核心器件。常用的解碼網(wǎng)絡(luò)有權(quán)電阻解碼網(wǎng)絡(luò)、T型解碼網(wǎng)絡(luò)等。目前大多采用后者。,欲將數(shù)字量轉(zhuǎn)換成模擬量，必須先把每一位代碼按其權(quán)的大小轉(zhuǎn)

4、換成相應(yīng)的模擬分量，然后將各模擬分量相加，其總和就是與數(shù)字量相應(yīng)的模擬量。這就是DA轉(zhuǎn)換的基本原理。按這一原理構(gòu)成的轉(zhuǎn)換器，主要由電阻網(wǎng)絡(luò)、電子開(kāi)關(guān)和基準(zhǔn)電壓組成，如下圖：,D/A轉(zhuǎn)換器的原理圖（1）,基準(zhǔn)電壓,電子開(kāi)關(guān)：當(dāng)該位為1時(shí)，開(kāi)關(guān)將加權(quán)電阻與Ioutl輸出端接通產(chǎn)生電流；當(dāng)該位為0時(shí)，開(kāi)關(guān)與Iout2端接通。,虛地,D/A轉(zhuǎn)換器的原理圖（2）,整個(gè)電路由若干個(gè)相同的電路環(huán)節(jié)組成。每個(gè)環(huán)節(jié)有兩個(gè)電阻和一個(gè)開(kāi)關(guān)。由于Iout2接地，Ioutl為虛地，所以從a、b、c和d各點(diǎn)向右看的阻抗都是2R，這樣各點(diǎn)的電壓分別為： Va=VREF，Vb=VREF/2，Vc=VREF/4，Vd=VREF

5、/8,D/A轉(zhuǎn)換器的原理圖（2）,當(dāng)各位為1開(kāi)關(guān)S接通Ioutl 時(shí)，各點(diǎn)的電流為： I0=Vd/2R=(Vref/8) /2R I1=Vc/2R= (Vref/4 )/ 2R I2=Vb/2R=(Vref/2) /2RI3=Vc/2R= (Vref/1)/ 2R 總輸出電流Iout1=I3+I2+I1+I0=(Vref/2R)*(1/1+1/2+1/4+1/8) =Vref/2R*(23+22+21+20)/23=(Vref/24R)*(23+22+21+20),D/A轉(zhuǎn)換器的原理圖（2）,設(shè)開(kāi)關(guān)S3S0的狀態(tài)為1010，則總輸出電流Iout1為,Iout1=I3+I2+I1+I0=(Vre

6、f/24R)*(1*23+0*22+1*21+0*20),由此通過(guò)解碼網(wǎng)絡(luò)在Iout1端得到了一個(gè)與輸入數(shù)字量成比例關(guān)系的電流。,三、DA轉(zhuǎn)換器特性及連接,D轉(zhuǎn)換器一般是根據(jù)自己的需要選擇相應(yīng)數(shù)據(jù)位寬度和速度的DA轉(zhuǎn)換器芯片，在選擇DA轉(zhuǎn)換器芯片時(shí)一般考慮如下指標(biāo)：,（1）分辨率：指DA轉(zhuǎn)換器所能分辨的最小電壓增量，或1個(gè)二進(jìn)制增量所代表的模擬量大小。一般來(lái)說(shuō)，DA轉(zhuǎn)換器位數(shù)越多，其分辨率就越高，分辨率的表示式為：分辨率Vref2位數(shù) 或 分辨率=（V+REF - V-REF）2位數(shù) 如：若Vref=5V，8位的DA轉(zhuǎn)換器分辨率為5256=20 mV。,（2）轉(zhuǎn)換時(shí)間：指數(shù)字量輸入到模擬量輸出

7、達(dá)到穩(wěn)定所需的時(shí)間。一般電流型DA轉(zhuǎn)換器在幾納秒到幾百微秒之內(nèi)；而電壓型DA轉(zhuǎn)換器轉(zhuǎn)換較慢，取決于運(yùn)算放大器的響應(yīng)時(shí)間。,（3）精度：指DA轉(zhuǎn)換器實(shí)際輸出與理論值之間的誤差，一般采用數(shù)字量的最低有效位（LSB）作為衡量單位，值為12LSB。如DA分辨率為20mV，則精度為10mV。,（4）線性度：當(dāng)數(shù)字量變化時(shí)，DA轉(zhuǎn)換器輸出的模擬量按比例變化的程度。理想的DA轉(zhuǎn)換器是線性的，但實(shí)際有一定的誤差，模擬輸出偏離理想輸出的最大值稱為線性誤差。,12.2.2 DAC0832芯片,寫信號(hào)1。在片選和允許輸入兩信號(hào)有效下，用它將數(shù)字輸入量鎖存于輸入寄存器中。,參考電壓輸入端。它的范圍為+10V-10V。

8、,放大器反饋電阻引出端。,允許輸入鎖存。,寫信號(hào)2。在傳送控制信號(hào)（XFER）有效下，用它將輸入寄存器的數(shù)字傳送到DAC寄存器，同時(shí)進(jìn)入DA轉(zhuǎn)換器開(kāi)始轉(zhuǎn)換。,模擬電流輸出1，它是邏輯電平為1的各位輸出電流之和。,DAC0832是典型的8位電流輸出型通用DAC芯片，其外部引腳如下,12.2.2 DAC0832芯片,DAC0832的內(nèi)部結(jié)構(gòu)如下,8位數(shù)字輸入端 DI0DI7（DI0為最低位）,輸入寄存器（第1級(jí)鎖存）的控制端ILE、CS*、WR1*,DAC寄存器（第2級(jí)鎖存）的控制端XFER*、WR2*,DAC0832有三種工作方式（連接方式）：,（1）直通方式 （2）單緩沖方式 （3）雙緩沖方式

9、,DAC0832的工作方式：直通方式,LE1LE21 輸入的數(shù)字?jǐn)?shù)據(jù)直接進(jìn)入D/A轉(zhuǎn)換器:輸入端DI7DI0一旦輸出數(shù)據(jù)就立即進(jìn)行D/A轉(zhuǎn)換。這種方式不使用緩沖寄存器，不能直接與CPU或系統(tǒng)總線相連。(可使其與8255相連),DAC0832的工作方式：?jiǎn)尉彌_方式(接線圖p275）,LE11，或 LE21 兩個(gè)寄存器之一始終處于直通狀態(tài)，另一個(gè)寄存器處于受控狀態(tài)（緩沖狀態(tài)）：如把WR2，XFER接地，使DAC寄存器處于直通狀態(tài)，ILE接+5V，WR1接CPU的IOW，CS接I/O地址譯碼器，針對(duì)CS進(jìn)行數(shù)據(jù)寫操作，數(shù)據(jù)寫入后立即開(kāi)始DA轉(zhuǎn)換。,DAC0832的工作方式：雙緩沖方式,兩個(gè)寄存器都處

10、于受控（緩沖）狀態(tài)，能夠?qū)σ粋€(gè)數(shù)據(jù)進(jìn)行D/A轉(zhuǎn)換的同時(shí)，輸入另一個(gè)數(shù)據(jù) 當(dāng)ILE固定為十5V，IOW連接到WR1和WR2上，CS作為輸入寄存器的選通信號(hào)，XFER作為DAC寄存器的選通信號(hào)，分別連接到兩個(gè)I/O地址的譯碼輸出。 數(shù)據(jù)寫入時(shí)分兩次進(jìn)行，首先寫入待轉(zhuǎn)換的數(shù)字量到8位輸入寄存器，然后進(jìn)行虛擬寫操作（產(chǎn)生XFER信號(hào)），用于將8位輸入寄存器中的數(shù)據(jù)鎖存到DAC寄存器，開(kāi)始DA轉(zhuǎn)換。雙緩沖方式的優(yōu)點(diǎn)是：在D/A轉(zhuǎn)換的同時(shí)，可接收下一個(gè)轉(zhuǎn)換數(shù)據(jù)，從而提高了轉(zhuǎn)換速度。,采用單緩沖方式連接如圖所示。,ILE接十5V； WR1接CPU的IOW，CS接I/O地址譯碼器，,WR2，XFER接地,DA

11、C0832的應(yīng)用,TRG： MOVDX，200H MOVAL，0 TN： OUTDX，AL INCAL JMPTN,利用DAC可實(shí)現(xiàn)任意波形（如鋸齒波、三角波、正弦波等）的輸出；如輸出鋸齒波的程序段如下(設(shè)DAC0832的端口地址為200H)：,DAC0832的應(yīng)用-輸出鋸齒波,輸出三角波的程序段如下：,TRG： MOVDX，200H MOVAL，0 TNl： OUTDX，AL INCAL JNZTN1 MOVAL，0FFH TN2： OUTDX，AL DECAL JNZTN2 JMP TN1,利用上圖所示的DAC0832單緩沖方式連接圖，也可輸出循環(huán)正弦波，由于DAC0832是一個(gè)單極性輸出

12、DAC芯片，因此在正弦波輸出中應(yīng)將0V平移到128數(shù)值上，其C語(yǔ)言控制程序如下：,#include #include main() unsignedcharV0=128，VOUT； inti： while(!kbhit() i=0; while(i=360) /角度最大為360度 VOUT=V0+128*sin(3.1419*i/180)； /計(jì)算每10度的正弦值 outportb(0 x200，VOUT)； /輸出 i+=10； ,212位DAC連接,由于8088的I/O指令一次只能輸出8位數(shù)據(jù)，因此對(duì)于數(shù)據(jù)寬度大于8位的DAC只能分兩次輸入數(shù)據(jù)，為此一般大于8位數(shù)據(jù)寬度的DAC內(nèi)部均設(shè)計(jì)有

13、兩級(jí)數(shù)據(jù)緩沖，如12位DACl210內(nèi)部就有兩級(jí)數(shù)據(jù)緩沖，內(nèi)部結(jié)構(gòu)如下圖所示：,由于DACl210有兩級(jí)數(shù)據(jù)緩沖電路，其控制邏輯與CPU兼容，因此DACl210可以與CPU直接相連，如下圖所示：,當(dāng)譯碼器輸出Y00，BYTE1BYTE2為高電平，CPU向DACl210寫入高8位數(shù)據(jù)；當(dāng)Y1=0，BYTElBYTE2=0，CPU向DACl210寫入低4位數(shù)據(jù)；,當(dāng)Y2=0、IOW=0時(shí)，則寫入DACl210芯片的12位數(shù)據(jù)一起寫入DACl210的DAC寄存器，進(jìn)行D/A轉(zhuǎn)換。,設(shè)譯碼器Y0端口地址為200H，用該電路產(chǎn)生連續(xù)鋸齒波輸出程序如下：,MOV AX，0 TN： MOV BX，AX MO

14、V CL，4 SHL AX，CL MOV AL，AH；高8位數(shù)據(jù) MOV DX，200H OUT DX，AL；輸出高8位數(shù)據(jù) MOV AX，BX AND AL，0FH；屏蔽高4位 INC DX；低4位端口地址201H OUT DX，AL；輸出低4位 INCAX,CMPAX，0FFFH JNZTN MOVAX，0 JMPTN ,12.3 A/D轉(zhuǎn)換器,模擬量,數(shù)字量,12.3.1 A/D轉(zhuǎn)換的基本原理,存在多種A/D轉(zhuǎn)換技術(shù)，各有特點(diǎn)，分別應(yīng)用于不同的場(chǎng)合 4種常用的轉(zhuǎn)換技術(shù) 計(jì)數(shù)器式 逐次逼近式 雙積分式 并行式,1. 計(jì)數(shù)器式,以最低位為增減量單位的逐步計(jì)數(shù)法,時(shí)鐘 復(fù)位,數(shù)字輸出,比較器,

15、模擬輸入,計(jì)數(shù)器,D/A轉(zhuǎn)換器,比較方法：8255的PA口由零開(kāi)始輸出，DAC輸出一個(gè)逐步升起的梯形電壓，輸入的模擬電壓和DAC生成的電壓被送至比較器進(jìn)行比較。當(dāng)二者一致或基本一致（在允許的量化誤差范圍內(nèi)）時(shí)，比較器輸出一個(gè)指示信號(hào)，立即停止向PA口輸出。此時(shí)，DAC的輸出值就是采樣信號(hào)的模擬近似值，其相應(yīng)的數(shù)字量即為向PA口中寫入的計(jì)數(shù)值。,2. 逐次逼近式,從最高位開(kāi)始的逐位試探法,逐次逼近式：轉(zhuǎn)換前，PA口各位清除為0。轉(zhuǎn)換時(shí)，寫入的數(shù)據(jù)先由最高位置1，DAC輸出值與被測(cè)的模擬值進(jìn)行比較：如果“低于”，該位的1被保留；如果“高于”該位的1被清除。然后下一位再置1，再比較，決定是否保留直至

16、最低位完成同一過(guò)程。寫入的數(shù)據(jù)從最高位到最低位都試探過(guò)一遍的最終值就是AD轉(zhuǎn)換的結(jié)果。由于每次送出的比較數(shù)字量是前次的一半，所以也稱為二分搜索法。,兩種方法相比較：計(jì)數(shù)器式采用以最低位為增減量單位的逐步計(jì)數(shù)法，而逐次逼近式采用從最高位開(kāi)始的逐位試探法。對(duì)n位ADC，逐次逼近式只要n次比較就可完成轉(zhuǎn)換，而計(jì)數(shù)器式的比較次數(shù)不固定，最多可能需要2n次。,3. 雙積分式,兩個(gè)積分階段實(shí)質(zhì)是電壓/時(shí)間變換,雙積分型AD轉(zhuǎn)換器是將輸入電壓變換成與平均值成正比的時(shí)間間隔，然后利用計(jì)數(shù)器測(cè)量時(shí)間間隔，如下圖所示：,雙積分型AD轉(zhuǎn)換器完成一次模數(shù)轉(zhuǎn)換需要三個(gè)階段：積分（采樣：K1導(dǎo)通）、反積分（比較：K3導(dǎo)通

17、）和結(jié)束階段（K4導(dǎo)通）。 在對(duì)Vin進(jìn)行積分的階段，其積分時(shí)間是固定的；而在對(duì)反極性的標(biāo)準(zhǔn)電壓VR進(jìn)行積分的階段，其斜率是固定的。,轉(zhuǎn)換過(guò)程積分階段（K1導(dǎo)通）：在每次轉(zhuǎn)換開(kāi)始時(shí)，控制邏輯使開(kāi)關(guān)接向Vin，設(shè)它的輸出電流為Iin，它正比于Vin。此電流使積分電容器C的兩極被充電，積分電路的輸出電壓Vc逐漸升高；此正斜率持續(xù)一個(gè)固定時(shí)間后，控制邏輯使開(kāi)關(guān)接向K2或K3；,反積分階段（K2或K3導(dǎo)通）：當(dāng)開(kāi)關(guān)接向基準(zhǔn)電壓K2或K3后，計(jì)數(shù)器重新開(kāi)始對(duì)時(shí)鐘計(jì)數(shù)。設(shè)IR是VR的輸出電流，它的大小是固定的。由于設(shè)置VR與Vin的極性剛好相反，故IR是反向充電電流，即積分電容的放電電流。當(dāng)逐漸降低的Vc

18、電壓超過(guò)零點(diǎn)時(shí)，比較器的輸出發(fā)生變化而使計(jì)數(shù)器停止計(jì)數(shù)。這個(gè)最終的數(shù)值與輸入電壓的幅值成正比，它即是A/D轉(zhuǎn)換的結(jié)果。,雙積分器對(duì)正極性電壓輸出波形如下圖所示：,通過(guò)輸出波形可得：Vin/Nx=Vr/Nm = Vin=Vr/NmNx，=Nx=Vin/Vr Nm 式中：Vr參考電壓，Nm參考電壓計(jì)數(shù)值，Nx輸入電壓計(jì)數(shù)值,4. 并行式,速度快成本高 直接比較法,12.3.2 ADC0809芯片,具有A/D轉(zhuǎn)換的基本功能 8位逐次逼近式ADC 轉(zhuǎn)換時(shí)間為100 s 包含擴(kuò)展部件 多路開(kāi)關(guān) 三態(tài)鎖存緩沖器,ADC0809的內(nèi)部結(jié)構(gòu)圖,1. ADC0809的模擬輸入,提供一個(gè)8通道的多路開(kāi)關(guān)和尋址邏輯

19、 IN0IN7：8個(gè)模擬電壓輸入端 ADDA、ADDB、ADDC：3個(gè)地址輸入線，其組合用于選擇8個(gè)模擬輸入中的一個(gè) ALE：地址鎖存允許信號(hào) ALE的上升沿用于鎖存3個(gè)地址輸入的狀態(tài)，然后由譯碼器從8個(gè)模擬輸入中選擇一個(gè)模擬輸入端進(jìn)行A/D轉(zhuǎn)換,3. ADC0809的數(shù)字輸出,ADC0809內(nèi)部鎖存轉(zhuǎn)換后的數(shù)字量，具有三態(tài)數(shù)字量輸出端D0D7 配合輸出允許信號(hào)OE 當(dāng)輸出允許信號(hào)OE為高電平有效時(shí)，將三態(tài)鎖存緩沖器的數(shù)字量從D0D7輸出,4. ADC0809的轉(zhuǎn)換公式,單極性轉(zhuǎn)換示例,基準(zhǔn)電壓VREF(+)5V，VREF()0V 輸入模擬電壓Vin1.5V N （1.50）（50）256 76.8774DH,雙極性轉(zhuǎn)換示例,基準(zhǔn)電壓VREF(+)5V，VREF()5V 輸入模擬電壓Vin1.5V N （1.55）（55）256 89.6905AH,12.3.3 ADC0809的應(yīng)用,ADC0809與微機(jī)連接有兩種方式，一是通過(guò)8255，二是直接連接； ADC0809與微機(jī)數(shù)據(jù)傳輸有兩種方式，一是查詢方式，二是中斷。 本例ADC080