1、第14章 觸發(fā)器和時(shí)序邏輯電路 2010.03,電路基礎(chǔ)與集成電子技術(shù),哈爾濱工業(yè)大學(xué) 電子學(xué)教研室編 蔡惟錚 主 編,齊明 于泳 副主編,2010年03月,第14章 觸發(fā)器和時(shí)序邏輯電路 2010.03,第3篇 數(shù)字電子技術(shù),第11章 邏輯代數(shù)基礎(chǔ) 第12章 集成邏輯門(mén)電路 第13章 組合邏輯電路 第14章 觸發(fā)器和時(shí)序邏輯電路 第15章 數(shù)模與模數(shù)轉(zhuǎn)換器 第16章 半導(dǎo)體存儲(chǔ)器與 可編程邏輯器件,第14章 觸發(fā)器和時(shí)序邏輯電路 2010.03,第14章 觸發(fā)器和時(shí)序邏輯電路,內(nèi)容提要：觸發(fā)器是一種具有存儲(chǔ)數(shù)據(jù)功能的器件，是構(gòu)成時(shí)序邏輯電路的基礎(chǔ)。本章主要討論基本RS觸發(fā)器和時(shí)鐘觸發(fā)器的電路

2、構(gòu)成、工作原理、參數(shù)，介紹觸發(fā)器邏輯功能的描述方法，以及觸發(fā)器的雙穩(wěn)態(tài)、單穩(wěn)態(tài)和無(wú)穩(wěn)態(tài)工作模式。討論了555定時(shí)器的工作原理、功能和典型應(yīng)用。本章還討論了時(shí)序邏輯電路的分析及應(yīng)用問(wèn)題。例如數(shù)碼寄存器、移位寄存器、各種同步及異步計(jì)數(shù)器、序列脈沖發(fā)生器的工作原理及其相應(yīng)的中規(guī)模集成電路。,第14章 觸發(fā)器和時(shí)序邏輯電路 2010.03,14.1 概述 14.2 觸發(fā)器 14.3 555定時(shí)器 14.4 數(shù)碼寄存器和移位寄存器 14.5 時(shí)序邏輯電路的分析 14.6 中規(guī)模計(jì)數(shù)器 14.7 序列脈沖發(fā)生器 14.8 用中規(guī)模集成電路設(shè)計(jì)時(shí)序邏輯電路 14.9 用VHDL語(yǔ)言描述時(shí)序邏輯電路,第14章

3、 觸發(fā)器和時(shí)序邏輯電路,第14章 觸發(fā)器和時(shí)序邏輯電路 2010.03,14.1 概述,第14章 觸發(fā)器和時(shí)序邏輯電路 2010.03,本章典型的時(shí)序邏輯電路，如觸發(fā)器、寄存器、分配器、 計(jì)數(shù)器等，觸發(fā)器是構(gòu)成其他時(shí)序邏輯電路最基礎(chǔ)的電路器件。 什么是時(shí)序邏輯電路呢？若在一個(gè)邏輯電路中，現(xiàn)在的輸 出不僅僅取決于現(xiàn)在的輸入，而且也取決于過(guò)去的輸入，這樣 的邏輯電路就稱(chēng)為時(shí)序邏輯電路。,14.1 概述,根據(jù)定義，時(shí)序邏輯電路必須有記住電路過(guò)去狀態(tài)的本領(lǐng)，因?yàn)殡娐愤^(guò)去的輸入就決定了電路過(guò)去的狀態(tài)，所以必須有存儲(chǔ)電路。,時(shí)序邏輯電路由組合邏輯電路和存儲(chǔ)電路兩部分組成，存儲(chǔ)電路一般由觸發(fā)器組成。,第14

4、章 觸發(fā)器和時(shí)序邏輯電路 2010.03,時(shí)序邏輯電路的方框圖見(jiàn)圖14.0.1。圖中的Xn為外部輸入信號(hào)，Pm為輸出信號(hào)，Wk、Yk為內(nèi)部傳輸信號(hào)，W也稱(chēng)為狀態(tài)控制函數(shù)，Y也稱(chēng)為狀態(tài)變量。時(shí)序邏輯電路輸出邏輯函數(shù)的一般表達(dá)式為,圖14.1.1 時(shí)序邏輯電路框圖,存儲(chǔ)部分控制邏輯函數(shù)或稱(chēng)狀態(tài)控制函數(shù)，表達(dá)式為：,存儲(chǔ)單元本身的特性方程為,Yi(t)為下一時(shí)刻的新?tīng)顟B(tài)， Yi(t) 為現(xiàn)狀態(tài)。這顯然與組合邏輯電路的輸出僅僅取決于該時(shí)刻的輸入是大不相同的。,第14章 觸發(fā)器和時(shí)序邏輯電路 2010.03,時(shí)序邏輯電路分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩大類(lèi)。同步時(shí)序邏輯電路的狀態(tài)的變化是同步的，

5、在所謂時(shí)鐘脈沖CP的統(tǒng)一指揮下從原狀態(tài)變化到新?tīng)顟B(tài)。異步時(shí)序邏輯電路的時(shí)鐘脈沖CP并不起統(tǒng)一的同步作用，有時(shí)也可能根本就沒(méi)有時(shí)鐘。,當(dāng)時(shí)鐘使電路發(fā)生動(dòng)作的邊沿出現(xiàn)，但尚未起作用時(shí)，存儲(chǔ)電路的狀態(tài)叫作邏輯電路的原狀態(tài)。當(dāng)CP動(dòng)作沿起作用后，存儲(chǔ)電路轉(zhuǎn)換到一個(gè)新?tīng)顟B(tài)，稱(chēng)為存儲(chǔ)電路的新?tīng)顟B(tài)。一般用Q n表示原狀態(tài)，用Q n+1表示新?tīng)顟B(tài)。,第14章 觸發(fā)器和時(shí)序邏輯電路 2010.03,觸發(fā)器按工作方式分基本RS觸發(fā)器和時(shí)鐘觸發(fā)器?；綬S觸發(fā)器只具有置“0”、置“1”的功能 。,觸發(fā)器的置“0”功能就是在時(shí)鐘作用下使觸發(fā)器成為“0”狀態(tài)；置“1”功能就是在時(shí)鐘作用下使觸發(fā)器成為“1”狀態(tài)； 保持就

6、是觸發(fā)器在時(shí)鐘作用下，不改變狀態(tài)； 計(jì)數(shù)功能就是觸發(fā)器每來(lái)一個(gè)時(shí)鐘信號(hào)，觸發(fā)器就改變一次狀態(tài)，即每來(lái)一次時(shí)鐘觸發(fā)器的狀態(tài)翻轉(zhuǎn)一次。,觸發(fā)器(Flip-Flop，縮寫(xiě)FF或F)是一種能夠存儲(chǔ)“0”和“1”兩個(gè)狀態(tài)的基本存儲(chǔ)電路。觸發(fā)器本身是一個(gè)時(shí)序邏輯電路，它是各類(lèi)時(shí)序邏輯電路的重要組成部分。觸發(fā)器具有如下特點(diǎn)：,第14章 觸發(fā)器和時(shí)序邏輯電路 2010.03,RS觸發(fā)器具有保持、置“0”、置“1”功能； JK觸發(fā)器具有保持、置“0”、置“1”、計(jì)數(shù)功能； D觸發(fā)器具有置“0”、置“1”功能； T 觸發(fā)器具有保持、計(jì)數(shù)功能； T觸發(fā)器僅具有計(jì)數(shù)功能。,時(shí)鐘觸發(fā)器有RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T觸發(fā)器五種。時(shí)鐘觸發(fā)器的邏輯功能有