1、ARM7TDMI 總線接口,ARM7TDMI 外部接口,存儲器接口 中斷 調試接口 協(xié)處理器接口,ARM7TDMI 接口信號,MCLK,nWAIT,A31:0,D31:0,nMREQ, SEQ,nRW,LOCK,ABE,DBE,nTRANS,ABORT,Clocks and Clock Control,Memory Management,Memory Interface,Data and Address,Bus Control,Memory Access Control,nM4:0,MAS1:0,BL3:0,APE, ALE,TBE,ECLK,TBIT,BUSEN,nENIN,BIGEND,A

2、RM7TDMI,nENOUT,時鐘與時鐘控制,MCLK 輸入 處理器工作的時鐘。 靜態(tài)設計的ARM通過延長時鐘周期來訪問慢速的設備。 nWAIT 輸入 在ARM內部與MCLK相與。 必須在MCKL為低的相位階段改變。 容許該信號從一個周期擴展到另一個周期，延長總線訪問周期。 ECLK 輸出 核心邏輯的時鐘的輸出。 在正常和調試狀態(tài)下反映內部時鐘。 ph1 從存儲在R0中的地址取數(shù)，加載到 R2 SUBR2, R2, R3; R2的內容減R3，結果存入R2 ORRR2, R2, R4; R2與R4邏輯或操作，結果存入 R2 MOVPC, R14; 返回到分支之后的指令 .,流水線及總線動作,Ab

3、+ 4,F,E,D,F,D,F,F,BL,X,XX,LDR,SUB,ORR,1,2,3,4,B,Ab,Ab+ 8,X,XX,LDR,S,S,N,ECLK,SEQ,A31:0,D31:0,E,Data,D,F,5,6,7,Ai+ 4,Ai+ 8,Ad,SUB,ORR,Data,S,N,WriteBack,E,E,8,9,D,10,Ai+ 12,Ai+ 16,MOV,.,I,IS,S,D,S,nMREQ,F,D,MOV,Ai,F,流水線及總線動作,周期 1-3 分支指令及后續(xù)指令取自地址 Ab, Ab+4, Ab+8。BL 指令譯碼和執(zhí)行在周期2和3中完成。 周期 4-6 LDR 從非連續(xù)地址 A

4、i 取得， SUB 和 ORR 從連續(xù)地址Ai+4, Ai+8 取得。LDR 指令在周期 5 和 6 譯碼執(zhí)行。 周期 7-8 在周期 7 中，非連續(xù)地從存儲器位置Ad 加載，在周期 8 中，將這個數(shù)據(jù)寫入R2中，由此可見，在內部（I ）周期中，下一條指令的地址Ai+12 放在了 A31:0 上。 周期 9-10 周期 9 是一個合并的IS周期，在周期10的連續(xù)訪問中，下一條指令MOV從地址Ai+12 取得。,存儲器管理信號,nOPC 輸出 低有效，指示處理器正在從存儲器取指。 nTRANS 輸出 低有效，指示處理器處于 user mode. nM4:0 輸出 當前操作模式，即 User, F

5、IQ, IRQ, Supervisor, Abort, System or Undefined. ABORT 輸入 指示請求的訪問不容許。 既用于指令預取，又用于Data abort。,存儲器管理,MCLK,A31:0,nM4:0,nOPC,nTRANS,ABORT,Phase 1,Phase 2,ARM7TDMI 外部接口,存儲器接口 中斷 調試接口 協(xié)處理器接口,ARM7TDMI 接口信號,nIRQ,nFIQ,ISYNC,Interrupts,ARM7TDMI,中斷,2 個中斷源 : nIRQ and nFIQ 輸入 nFIQ 比nIRQ 優(yōu)先級高。 FIQ 代碼可以在進入中斷后直接訪問執(zhí)

6、行。 可以選擇 (ISYNC 輸入) 同步或異步時序。 異步時序 (ISYNC = 0) 損失一個周期的同步。 同步時序 (ISYNC = 1) nIRQ 和 nFIQ 必須在MCLK的下降沿的時候已經(jīng)建立且保持。 nFIQ 和 nIRQ 中斷可以通過設置CPSR寄存器中的 F 和 I 位屏蔽。,異步時序,ISYNC = 0,Earliest Start of Interrupt Sequence,Instruction from Interrupt,vector,Interrupt Vector Address,MCLK,nFIQ/nIRQ,A31:0,D31:0,同步時序,ISYNC =

7、1,Earliest Start of Interrupt Sequence,vector,MCLK,nFIQ/nIRQ,A31:0,D31:0,Interrupt Vector Address,Instruction from Interrupt,ARM7TDMI 外部接口,存儲器接口 中斷 調試接口 協(xié)處理器接口,ARM7TDMI 接口信號,DBGRQ,BREAKPT,DBGACK,Debug Interface,ECLK,EXTERN1:0,DBGEN,ARM7TDMI,JTAG Interface,JTAG 信號,TDI- Input- Test Data In TDO- Output

8、- Test Data Out TMS- Input- Test Mode Select TCK- Input- Test Clock nTRST- Input - Test Reset (active low),調試 Interface (1),DBGEN 輸入(DEBUG ENABLE) 必須保持高電平，以容許ARM7TDMI的軟件調試。 EXTERN1:0 輸入 輸入到 EmbeddedICE 宏單元，容許基于外部條件的斷點。,調試接口 (2),下面的信號僅用于擴展外部調試。 Multi-ICE 不使用這些信號。 BREAKPT 輸入(BREAK POINT) 在指令上標志斷點。 在數(shù)據(jù)

9、上標志觀察點。 如果不用，保持低電平。 DBGRQ 輸入(DEBUG REQUEST) 強制ARM7TDMI核進入調試狀態(tài)，高有效。 如果不用，保持低電平。 DBGACK 輸出(DEBUG ACKNOWLEDGE) ARM7TDMI進入調試狀態(tài)的響應信號。高電平指示ARM7TDMI核已進入調試狀態(tài)。,ARM7TDMI增加的掃描鏈,TAP信號容許增加額外的鏈 SCREG3:0 - 輸出當前選擇的掃描鏈 IR3:0 - 輸出當前已加載的指令 TAPSM3:0 - 輸出TAP 狀態(tài)機狀態(tài) SDINBS - 輸出掃描鏈串行數(shù)據(jù)輸入 SDOUTBS - 輸入掃描鏈串行數(shù)據(jù)輸出 所需其它的移位、捕獲時鐘及

10、多路復用器或選擇線。,BREAKPT - DBGACK 時序,MCLK,BREAKPT,DBGACK,A31:0,D31:0,Breakpoint / Watchpoint,DBGRQ - DBGACK 時序,MCLK,DBGRQ,DBGACK,ARM7TDMI 接口信號,nCPI, nOPC,CPB, CPA,Coprocessor Interface,ARM7TDMI,協(xié)處理器接口,可以支持多達 16 個協(xié)處理器。 nOPC 輸出 : 取操作碼 低有效，指示正在取指令。 使能協(xié)處理器跟蹤處理器指令流水線。 nCPI 輸出 : 協(xié)處理器指令 低有效，指示當前正在執(zhí)行的指令是一條協(xié)處理器指令，

11、且該指令應該執(zhí)行。 CPA 輸入 : 協(xié)處理器缺少 高有效，當能夠執(zhí)行所要求的協(xié)處理器操作的協(xié)處理器存在時變低。 CPB 輸入 : 協(xié)處理器忙 高有效，當協(xié)處理器準備好要執(zhí)行要求的協(xié)處理器操作時變低。 如果沒有連接外部協(xié)處理器的話，將CPA和CPB拉高。,ARM7TDMI 接口信號,MCLK,nWAIT,A31:0,D31:0,nMREQ, SEQ,nRW,LOCK,nIRQ,nFIQ,ISYNC,ABE,DBE,DBGRQ,BREAKPT,DBGACK,nTRANS,ABORT,nCPI, nOPC,CPB, CPA,Clocks and Clock Control,Interrupts,Debug Interface,Memory Management,Memory Interface,Copro