1、1,設(shè)計(jì)指標(biāo),王學(xué)香 2020/8/24,2,質(zhì)量評價(jià)指標(biāo),如何評價(jià)集成電路設(shè)計(jì)的好壞？ 成本 可靠性 性能 功耗,3,集成電路的成本,非重復(fù)性費(fèi)用（NRE) 和產(chǎn)量無關(guān) 設(shè)計(jì)時(shí)間、人力成本、掩膜費(fèi)用等 一次性投入的費(fèi)用，如設(shè)備、軟件等 重復(fù)性費(fèi)用 硅片成本、封裝成本、測試成本 和產(chǎn)量成正比 和芯片面積成正比,4,掩膜費(fèi)用在不斷提高,5,需要更多的設(shè)計(jì)人員,6,裸片成本,Die,Wafer,Going up to 12” (30cm),7,Wafer尺寸與芯片個(gè)數(shù),Wafer越大，一次流片的芯片越多 工藝越先進(jìn)，一個(gè)Wafer上的芯片越多,8,良率與芯片面積,芯片面積越小，wafer利用率越高

2、，良率越高,9,良率與缺陷,單位面積缺陷不變 良率與芯片面積成反比,10,單個(gè)芯片總成本,Cost per IC,Variable Cost,芯片產(chǎn)量越高，成本越低,11,單個(gè)晶體管成本,0.0000001,0.000001,0.00001,0.0001,0.001,0.01,0.1,1,1982,1985,1988,1991,1994,1997,2000,2003,2006,2009,單個(gè)晶體管的制造成本 (符合摩爾定律),美分,12,可靠性,真實(shí)世界都是模擬量 電路設(shè)計(jì)師需要處理的是連續(xù)變化的物理量 因此，即使是“數(shù)字”信號也會引入噪聲,在一個(gè)集成電路中兩條并排放置的導(dǎo)線間形成了一個(gè)耦合電

3、容和一個(gè)互感。因此在其中一條導(dǎo)線上電壓或電流的變化會影響其相鄰導(dǎo)線上的信號。一個(gè)門的電源線和地線上的噪聲也會影響該門的信號電平。,13,噪聲和數(shù)字系統(tǒng),在噪聲環(huán)境中，電路仍然需要正常工作 數(shù)字電路可以抗噪聲 正是因?yàn)槿绱耍趴梢杂?/1來衡量數(shù)字信號 數(shù)字系統(tǒng) 用分立的數(shù)字量來替代連續(xù)的模擬量 抗噪聲特性決定了輸出的噪聲比輸入的噪聲小 較小的噪聲對數(shù)字系統(tǒng)的影響可以忽略,14,理想的抗噪聲特性,反相器的電壓傳輸特性曲線(VTC) 理想的反相器 噪聲要超過VDD/2才會對反相器的輸出產(chǎn)生影響,在過渡區(qū)有無限大的增益，門的閾值位于邏輯擺幅的中點(diǎn)，高電平和低電平噪聲容限均等于這一擺幅的一半。理想門的

4、輸入和輸出阻抗分別為無窮大和零（即門可以有無限制的扇出數(shù)）。,15,比較實(shí)際的VTC,V(in),V(out),V,OH,V,OL,V,M,V,OH,V,OL,f,V(out)=V(in),開關(guān)閾值，是VTC曲線與直線V(out)=V(in)的交點(diǎn)。 門閾值電壓是開關(guān)特性的中點(diǎn)， 可以在門的輸出端短接到輸入端時(shí)得到,理論電壓值 額定低電壓和額定高電壓,VOH = f(VOL) VOL = f(VOH) VM = f(VM),16,數(shù)字信號的有效區(qū)域,V,IL,V,IH,V,in,斜率= -1,斜率= -1,V,OL,V,OH,V,out,“,0,”,V,OL,V,IL,V,IH,V,OH,不確

5、定區(qū)域,“,1,”,可接受的高電壓區(qū)域,可接受的低電壓區(qū)域,VIH和VIL的定義： 代表了VTC增益等于-1的點(diǎn),電壓與邏輯電平之間的關(guān)系,17,噪聲容限,為了使一個(gè)門的穩(wěn)定性較好并且對噪聲干擾不敏感，應(yīng)當(dāng)使“0”和“1”的區(qū)間越大越好。一個(gè)門對噪聲的靈敏度是由噪聲容限（高電平噪聲容限和低電平噪聲容限）來度量的，它們分別量化了合法的“0”“1”的范圍，并確定了噪聲的最大固定閾值。這一容限應(yīng)當(dāng)大于零，并且越大越好。,18,噪聲抑制：再生特性,反相器鏈,仿真結(jié)果,我們希望有大的噪聲容限，但這還不夠。假設(shè)一個(gè)信號受到噪聲的干擾并偏離了額定電平，只要該信號還在噪聲容限之內(nèi)，它后面所接的門還會繼續(xù)正常工

6、作，雖然它的輸出電壓與額定值會有所不同。這一差別將與注入到輸出節(jié)點(diǎn)的噪聲相加并傳遞到下一個(gè)門。各種噪聲源的影響可以累積起來并最終使信號電平進(jìn)入到不確定區(qū)域，但如果門具有再生性的話這種情況就不會發(fā)生。再生性保證一個(gè)受干擾的信號在通過若干邏輯級后逐漸收斂回到額定電平中的一個(gè)。,19,再生特性對設(shè)計(jì)的要求,不具有再生性的門 信號并沒有向任何額定電壓靠攏，而是收斂至一個(gè)中間電平,具有再生性的門 信號逐漸收斂至額定信號值 要具有再生性，一個(gè)門的VTC應(yīng)當(dāng)具有一個(gè)增益絕對值大于1的過渡區(qū),20,可靠性關(guān)鍵點(diǎn),高噪聲容限 高增益 低輸出阻抗 高輸入阻抗,21,性能(速度),tpLH定義為這個(gè)門的輸出由低至高

7、（或正向）翻轉(zhuǎn)的響應(yīng)時(shí)間。 tpHL則為輸出由高至低（或負(fù)向）翻轉(zhuǎn)的響應(yīng)時(shí)間。 傳播延時(shí)tp定義為這兩個(gè)時(shí)間的平均值。,傳播延時(shí)、上升和下降時(shí)間的定義,22,一級RC延時(shí)網(wǎng)絡(luò),十分重要的延時(shí)模型，對反相器完全適用,當(dāng)加上一個(gè)階躍輸入（vin從0至V ）時(shí)，這一電路的瞬態(tài)響應(yīng)已知為一個(gè)指數(shù)函數(shù)。,達(dá)到50點(diǎn)的時(shí)間,23,功耗,研究電源線尺寸時(shí)，峰值功耗Ppeak很重要。 在處理冷卻或?qū)﹄姵氐囊髸r(shí)，則主要考慮平均功耗Pav。 P(t)為瞬時(shí)功率。,24,功耗,電路的功耗決定了每個(gè)操作消耗多少能量以及電路耗散多少熱量。這些因素會影響許多重要的電路設(shè)計(jì)決定，如電源容量、電池壽命、電源線尺寸、封裝和冷

8、卻要求。 功耗分為靜態(tài)功耗和動(dòng)態(tài)功耗。后者只發(fā)生在門開關(guān)的瞬間。這是由于對電容充電以及在電源和地之間有一暫時(shí)的電流通路造成的，正比于開關(guān)頻率：發(fā)生開關(guān)的次數(shù)越多，動(dòng)態(tài)功耗越大。,25,能量,CL的電壓最后達(dá)到VDD 電容上存儲的電荷為Q = CLVDD 電源消耗的能量為QVDD = (CLVDD)VDD,26,能量(另一種計(jì)算方法),對于一個(gè)階躍輸入，使電容從0充電至V伏所需要的能量是階躍電壓和電容大小的函數(shù)，而與電阻的值無關(guān)。 EC是過渡結(jié)束時(shí)所傳送的能量中有多少存儲在電容器上，正好是信號源傳送能量的一半。,27,總結(jié),理解設(shè)計(jì)指標(biāo)對芯片的設(shè)計(jì)至關(guān)重要 成本 可靠性 性能 功耗,28,Rev

9、iew,如何評價(jià)集成電路設(shè)計(jì)的好壞？ 成本 非重復(fù)性費(fèi)用（NRE)：設(shè)計(jì)時(shí)間、人力成本、掩膜費(fèi)用等；一次性投入的費(fèi)用，如設(shè)備、軟件等 重復(fù)性費(fèi)用：硅片成本、封裝成本、測試成本；和產(chǎn)量成正比；和芯片面積成正比 可靠性 高噪聲容限；高增益；低輸出阻抗；高輸入阻抗 希望能夠接近理想的反相器的電壓傳輸特性曲線VTC 性能 傳播延時(shí)tp 一級RC網(wǎng)絡(luò)達(dá)到50點(diǎn)的時(shí)間為0.69RC，從10達(dá)到90點(diǎn)的時(shí)間為2.2RC 功耗 和電容和電源電壓成正比，動(dòng)態(tài)功耗和開關(guān)的頻率成正比,29,封裝,30,封裝要求,電學(xué)：低寄生效應(yīng) 機(jī)械：可靠性好 熱學(xué)：良好的散熱 經(jīng)濟(jì)：便宜,31,Bonding技術(shù),封裝襯底,芯片,壓焊塊,壓焊線,接線座,導(dǎo)線壓焊,32,芯片與PCB互連,穿孔安裝,表面安裝,33,封裝類型,P41 常用的封裝類型,34,