1、Chapter 10,FET數(shù)位電路,2,本章重點(diǎn)一覽,10.1 數(shù)位反相器 雜訊邊距 傳輸延遲 功率損耗 延遲-功率乘積 10.2 簡(jiǎn)單FET反相器 10.3 天才設(shè)計(jì) CMOS反相器,3,本章重點(diǎn)一覽,10.4 CMOS反相器特性 電壓輸換曲線 雜訊邊距 功率損耗 傳輸延遲 延遲-功率乘積 扇出數(shù) 10.5 CMOS邏輯電路 反或閘 反及閘 異或閘,4,本章重點(diǎn)一覽,10.6 傳輸閘邏輯電路 10.7 反相器的應(yīng)用 環(huán)型振盪器 反相放大器 簡(jiǎn)單比較器 10.8 結(jié)語(yǔ),5,10.1 數(shù)位反相器,數(shù)位反相器的電路符號(hào),假設(shè)VH 代表數(shù)位電路的高電位，而VL代表低電位，則反相器的功能是將輸入信號(hào)

2、反相： 當(dāng)Vi = VH，Vo = VL。 當(dāng)Vi = VL，Vo = VH。,6,10.1 數(shù)位反相器,典型的反相器輸入電壓與輸出電壓的關(guān)係圖，稱為電壓轉(zhuǎn)換曲線(Voltage Transfer Curve, VTC),VOL：正常低電位輸出電壓，對(duì)應(yīng)輸入電壓Vi = VOH。 VOH：正常高電位輸出電壓，對(duì)應(yīng)輸入電壓Vi = VOL。 VIL ：可容許之最大低電位輸入電壓。 VIH：可容許之最小高電位輸入電壓。,7,10.1 數(shù)位反相器,VIH 及VIL定義為VTC中斜率等於 1所對(duì)應(yīng)的兩個(gè)輸入電壓 。 當(dāng) 或 ，反相電路皆能正確將輸入電壓反相。 當(dāng) 則進(jìn)入模糊區(qū)間，此時(shí)反相電路無(wú)法將輸入

3、電壓正確反相，是實(shí)際應(yīng)用時(shí)必須避免發(fā)生的情況。,8,10.1 數(shù)位反相器,雜訊邊距 低電位雜訊邊距(low-level noise margin)： 高電位雜訊邊距(high-level noise margin)： 實(shí)用上NMH 及NML愈大，表示電路愈不容易受雜訊影響，即電路愈穩(wěn)定。,9,10.1 數(shù)位反相器,傳輸延遲,tPHL (high-to-low propagation delay)：輸入方波信號(hào)轉(zhuǎn)換電壓後，直到輸出信號(hào)由高電位(VOH)下降至 所需的時(shí)間。 tPLH (low-to-high propagation delay)：輸入方波信號(hào)轉(zhuǎn)換電壓後，直到輸出信號(hào)由低電位(VO

4、L)上升至 所需的時(shí)間。,10,10.1 數(shù)位反相器,傳輸延遲 整體電路的傳輸延遲(tp)則取其平均值： tp愈小代表元件的反應(yīng)速度愈快，表示單位時(shí)間內(nèi)能處理的資料量愈大。,11,10.1 數(shù)位反相器,功率損耗 靜態(tài)功率損耗(static power consumption)：是指輸出端穩(wěn)定地處?kù)陡唠娢换虻碗娢粫r(shí)，電路所消耗的功率。 動(dòng)態(tài)功率損耗(dynamic power consumption)：是指輸出端在高低電位轉(zhuǎn)換期間，電路所消耗的功率。 CMOS反相器的靜態(tài)功率損耗為零，是它的一大優(yōu)點(diǎn)。,12,10.1 數(shù)位反相器,延遲功率乘積(delay-power product)： 這個(gè)參數(shù)

5、讓工程師能以客觀的方式，來(lái)比較不同電路在速度及功率兩方面合併考量下的優(yōu)劣。因此以新的技術(shù)或設(shè)計(jì)降低 DP值才是工程師努力的方向。,13,10.2 簡(jiǎn)單FET反相器,由一顆n-channel FET加一電阻R所組成：,當(dāng)Vi = VDD(高電位)時(shí)，F(xiàn)ET導(dǎo)通且工作在triode mode，等效上像一顆電阻(RON)。假如 當(dāng)Vi = 0V(低電位)時(shí)，F(xiàn)ET處?kù)禼utoff mode，,14,10.2 簡(jiǎn)單FET反相器,當(dāng)Vi = VDD時(shí)，Vo 0V，此時(shí)電路消耗的功率為：而當(dāng)Vi = 0V時(shí)，ID = 0，電路不消耗功率，POFF = 0。故其平均消耗功率為： 另一方面當(dāng)Vi由VDD轉(zhuǎn)變?yōu)?/p>

6、0V，使得Vo由0V轉(zhuǎn)變?yōu)閂DD時(shí)，由於輸出端存在寄生電容(C)，VDD經(jīng)由R向C充電，顯然R愈大充電時(shí)間愈長(zhǎng)，即Vo由0V上升至VDD的時(shí)間愈長(zhǎng)，造成轉(zhuǎn)換速度變慢。,15,10.2 簡(jiǎn)單FET反相器,從功率損耗上考量，我們希望R愈大愈好；從速度上考量，我們希望R愈小愈好；所以FET反相器在實(shí)用上卻面臨功率損耗和速度兩者無(wú)法兼顧的困境。,16,10.3 天才設(shè)計(jì)-CMOS反相器,由n-channel MOSFET及 p-channel MOSFET組合而成，兩者具有互補(bǔ)作用，故稱為Complementary MOS(CMOS)。,用一顆p-channel MOSFET取代簡(jiǎn)單反相器中的R,17

7、,10.3 天才設(shè)計(jì)-CMOS反相器,CMOS反相器的工作原理： 當(dāng)Vi = VDD時(shí)，Qn導(dǎo)通Qp不導(dǎo)通，Qn等效上像一顆電阻RON，但由於Qp不導(dǎo)通，所以： 當(dāng)Vi = 0V時(shí)，Qp導(dǎo)通Qn不導(dǎo)通，QP導(dǎo)通時(shí)等效上像一顆電阻RON，但由於Qn不導(dǎo)通，所以：,18,10.3 天才設(shè)計(jì)-CMOS反相器,當(dāng)Vi = VDD時(shí)，Qn導(dǎo)通但Qp不導(dǎo)通，故電源不需提供任何電流，即功率損耗為零。 當(dāng)Vi = 0V時(shí)，Qp導(dǎo)通且Qn不導(dǎo)通，VDD經(jīng)由Qp向輸出端寄生電容C充電。由於Qp的 RON很小，故充電速度很快。 所以CMOS在功率損耗和速度兩方面都很理想。,19,10.4 CMOS反相器特性,電壓轉(zhuǎn)

8、換曲線,假設(shè)使用enhancement-type的MOSFET，Vtn及Vtp 分別表示Qn及Qp的臨界電壓(Vtn為正值，Vtp為負(fù)值)且Vtn = |Vtp| = Vt Qn：VGS = Vi VDS = Vo VGS,eff= Vi Vt QP： VSG = VDD Vi VSD = VDD Vo VSG,eff= VDD Vi Vt,20,10.4 CMOS反相器特性,電壓轉(zhuǎn)換曲線 理論上我們可以算出在VTC上斜率為 1所對(duì)應(yīng)的兩個(gè)輸入電壓，即VIL及VIH；而正常的輸出高低準(zhǔn)位分別為VOL及VOH ：,21,10.4 CMOS反相器特性,雜訊邊距： CMOS反相器在高低電位有相同的雜

9、訊邊距,22,10.4 CMOS反相器特性,靜態(tài)功率損耗： 當(dāng)Vi = 0V，Vo = VDD，沒(méi)有電流由power supply流出，所以P = 0。 當(dāng)Vi = VDD，Vo = 0V，由於Qp不導(dǎo)通，同樣沒(méi)有電流由power supply流出，故P = 0。 所以不管輸出電壓在高電位或低電位，整個(gè)電路不消耗任何功率，因此靜態(tài)功率損耗為零。,23,10.4 CMOS反相器特性,動(dòng)態(tài)功率損耗 ：,當(dāng)Vi 由VDD 變?yōu)?V時(shí)，Qp導(dǎo)通而Qn不導(dǎo)通，所以電源經(jīng)由Qp向電容C充電，直到Vo = VDD為止。此時(shí)儲(chǔ)存在C上的電荷量為： 每一次轉(zhuǎn)換期間(Vo由VL -VH - VL )，則皆由電源流

10、出q = CVDD的電荷。假如反相器每秒鐘平均轉(zhuǎn)換次數(shù)為f，則轉(zhuǎn)換平均週期為：,24,10.4 CMOS反相器特性,平均在T時(shí)間內(nèi)有q = CVDD的電荷由電源流出，故電源的平均電流為： 所以平均功率損耗為： 單位時(shí)間內(nèi)轉(zhuǎn)換次數(shù)愈頻繁，則CMOS反相器所消耗的功率愈高。,25,10.4 CMOS反相器特性,例題1.假設(shè)CMOS反相器輸出端等效電容C = 1pF，每秒轉(zhuǎn)換頻率f = 1MHz，電源電壓VDD = 10V，請(qǐng)計(jì)算其平均功率損耗。,26,10.4 CMOS反相器特性,傳輸延遲：,CMOS反相器的傳輸延遲和輸出端的等效電容C有關(guān)，而C的大小和外接邏輯閘的個(gè)數(shù)有關(guān)。假設(shè)CMOS反相器外接

11、n個(gè)邏輯閘並且每個(gè)邏輯閘的輸入端寄生電容皆相同，則C可以表示為： Cout：反相器本身輸出端的寄生電容量Cin：每個(gè)外接邏輯閘輸入端的寄生電容量,C = Cout + n Cin,27,10.4 CMOS反相器特性,傳輸延遲(tp )： tp = (tPLH tPHL) = tp與VDD成反比而與C成正比，即VDD愈高充電速度愈快，C愈大充電速度愈慢。但是VDD愈高則功率損耗愈大，所以功率與速度之間必須適當(dāng)取捨。,其中Vtn =,28,10.4 CMOS反相器特性,延遲功率乘積(DP)： DP和C2成正比，並隨f及VDD上升而增加。由於數(shù)位電路的工作頻率f愈來(lái)愈高，欲降低DP值必須降低VDD，

12、所以低電壓一直是IC設(shè)計(jì)努力的方向。,29,10.4 CMOS反相器特性,例題2.,左圖中假設(shè)VDD = 10V，CMOS反相器輸出端寄生電容Cout = 1pF，每個(gè)外接邏輯閘輸入端寄生電容Cin = 2pF；FET參數(shù)為：kn = kp = 1mA/V2，Vtn = |Vtp| = VDD， = 0.2。在外接十個(gè)邏輯閘的情況下，請(qǐng)計(jì)算其傳輸延遲。,30,10.4 CMOS反相器特性,一個(gè)數(shù)位邏輯閘的輸出端所外接邏輯閘的個(gè)數(shù)稱為扇出數(shù)(fan- out)。 以BJT邏輯閘為例，外接邏輯閘會(huì)影響輸出電壓，若外接邏輯閘個(gè)數(shù)太多的話，會(huì)造成邏輯功能不正確，所以通常存在一個(gè)最大的扇出數(shù)(maxim

13、um fanout)。,31,10.4 CMOS反相器特性,CMOS邏輯閘的輸入端是絕緣體(IG = 0)，所以外接邏輯閘不會(huì)影響輸出電壓，因此理論上CMOS邏輯閘的fanout可以趨近無(wú)限大 對(duì)於CMOS來(lái)說(shuō)，當(dāng)外接的邏輯閘數(shù)量增加時(shí)，輸出端的等效電容C隨之增加，結(jié)果tPHL及 tPLH 也隨之上升，造成速度下降。 所以實(shí)用上隨不同的速度要求而定，CMOS邏輯閘的扇出數(shù)仍有所限制。,32,10.4 CMOS反相器特性,例題3.在例題2中若傳輸延遲tp必須小於3ns，請(qǐng)估算輸出端最多可外接邏輯閘的個(gè)數(shù)。,33,10.5 CMOS邏輯電路,CMOS反或閘(NOR gate),當(dāng)A = VH 或B

14、 = VH 時(shí)，Y = VL。 當(dāng)A = VL 且B = VL 時(shí)，Y = VH。 其邏輯功能為：,34,10.5 CMOS邏輯電路,CMOS反及閘(NAND gate),當(dāng)A = VH 且B = VH 時(shí)，Y = VL。 當(dāng)A = VL 或B = VL 時(shí)，Y = VH。 其邏輯功能為：,35,10.5 CMOS邏輯電路,異或閘(EXOR gate),當(dāng)(A = VH，B = VL)或(A = V L，B = VH)，Y = VH。 當(dāng)(A = VL，B = VL)或(A = VH，B = VH)，Y = VL。 其邏輯功能為：,A,_,A,_,B,_,B,_,36,10.6 傳輸閘邏輯電路

15、,將FET 類比開關(guān)應(yīng)用在數(shù)位邏輯上：,當(dāng)B = 1，S2閉合而S1打開，所以輸出 ，即Y的準(zhǔn)位由輸入信號(hào) 所決定。 當(dāng)B = 0，S1閉合而S2打開，所以輸出Y = A。 其邏輯功能為：,_,_,37,10.6 傳輸閘邏輯電路,利用傳輸閘邏輯來(lái)完成EXOR的功能：,S1及S2用類比開關(guān)來(lái)取代，結(jié) 果成為左圖的傳輸閘邏輯電路，結(jié)構(gòu)顯然比之前用CMOS反相器的組合簡(jiǎn)單。 邏輯功能為：,A,_,B,_,38,10.7 反相器的應(yīng)用,環(huán)型振盪器(ring oscillator),利用反相器存在傳輸延遲，使得Vo無(wú)法隨Vi瞬間改變的特性，我們可以串接奇數(shù)個(gè)(n 3)反相器成為一個(gè)環(huán)型振盪器，以產(chǎn)生穩(wěn)定

16、的方波信號(hào)。 如左圖，將三個(gè)反相器串接並將第三個(gè)反相器的輸出端接回第一個(gè)反相器的輸入端，形成一個(gè)迴路。這個(gè)迴路會(huì)自然產(chǎn)生方波信號(hào)。,39,10.7 反相器的應(yīng)用,假設(shè)迴路中有n個(gè)反相器(n為奇數(shù)且n 3)，所得到方波信號(hào)的週期及頻率分別為： 所以在tp固定的情況下，利用n可以控制頻率，故ring oscillator是IC中產(chǎn)生方波信號(hào)的簡(jiǎn)便方法。,40,10.7 反相器的應(yīng)用,例題4.假設(shè)環(huán)型振盪器中反相器的tp = 1ns，(1)欲得到f = 100MHz的方波信號(hào)，需串接幾 個(gè)反相器？(2)欲得到f = 1MHz的方波信號(hào)，需串接幾個(gè)反相器？,41,10.7 反相器的應(yīng)用,反相放大器：,在高低電位轉(zhuǎn)換區(qū)間的斜率很大(斜率為負(fù)值)，表示Vi很小的變動(dòng)會(huì)造成Vo很大的變化。 我們發(fā)覺(jué)高低電位轉(zhuǎn)換的斜率很大，而轉(zhuǎn)換曲線的中點(diǎn)約位於 。 假設(shè) ，其中只要使則vx將被反相放大，此時(shí)反相器成為反相放大器。,CMOS反相器VTC,Vbias是Vi的直流偏壓vx是一個(gè)交流小信號(hào),42,10.7 反相器的應(yīng)用,由C