1、S3C44B0X處理器體系結(jié)構(gòu)分析,體系結(jié)構(gòu)、接口功能,Contents,Introduction of Samsung ARM CPU embedded Microcontroller Bus architecture The Usage of ICE 引腳定義 Application of S3C44B0X,A photo of ARM-R44B0X-002（S3C44B0X）,Summarize of S3C44B0X,Inner structure of S3C44B0X,Architecture Features,- Integrated system for hand-held d

2、evices and general embedded applications. - 16/32-Bit RISC architecture and powerful instruction set with ARM7TDMI CPU core. - Thumb de-compressor maximizes code density while maintaining performance. - On-chip ICEbreaker debug support with JTAGbased debugging solution. - 32x8 bit hardware multiplie

3、r. - New bus architecture to implement Low-Power SAMBA II(SAMSUNGs ARM CPU embedded Micro-controller Bus Architecture).,1.Introduction of Samsung ARM CPU embedded Microcontroller Bus architecture,由ARM公司推出的AMBA片上總線受到了廣大IP開發(fā)商和SoC系統(tǒng)集成者的青睞，已成為一種流行的工業(yè)標準片上結(jié)構(gòu)。AMBA( Arm Microcontroller Bus architecture)規(guī)范主要

4、包括了AHB (Advanced High performance Bus)系統(tǒng)總線和APB( Advanced Peripheral Bus)外圍總線。 S3C44B0X 采用在AMBA基礎(chǔ)上采用了新的更節(jié)能的總線結(jié)構(gòu)：SAMBA II ( Samsungs ARM CPU embedded Micro-controller Bus Architecture).,SAMBA II片上總線,AMBA 2.0規(guī)范包括四個部分：AHB、ASB、APB和Test Methodology。AHB的相互連接采用了傳統(tǒng)的帶有主模塊和從模塊的共享總線，接口與互連功能分離，這對芯片上模塊之間的互連具有重要意義

5、。AMBA已不僅是一種總線，更是一種帶有接口模塊的互連體系。 Microprocessors, DMA controllers, memory controllers and other higher performance blocks are suited for connection to the AHB/ASB. Lower performance blocks such as UARTs, General Purpose Input/Output (GPIO) and Timers are suited for connection to the APB.,The reason wh

6、y adopts partitioning blocks onto separate bus connections,In systems which use a common bus, each block adds to the total capacitance on the bus. It is quite common for the total capacitance to exceed the maximum driving capability of buffers in ASIC vendors standard cell libraries. Bus signals are

7、 often left under driven, thereby reducing the performance of the bus.,AHB （Advanced High performance Bus）,AHB主要用于高性能模塊(如CPU、DMA和DSP等)之間的連接，作為SoC的片上系統(tǒng)總線，它包括以下一些特性：單個時鐘邊沿操作；非三態(tài)的實現(xiàn)方式；支持突發(fā)傳輸；支持分段傳輸；支持多個主控制器；可配置32位128位總線寬度；支持字節(jié)、半字節(jié)和字的傳輸。 AHB 系統(tǒng)由主模塊、從模塊和基礎(chǔ)結(jié)構(gòu)（Infrastructure)3部分組成，整個AHB總線上的傳輸都由主模塊發(fā)出，由從模塊負責

8、回應(yīng)?；A(chǔ)結(jié)構(gòu)則由仲裁器(arbiter)、主模塊到從模塊的多路器、從模塊到主模塊的多路器、譯碼器(decoder)、虛擬從模塊(dummy Slave)、虛擬主模塊(dummy Master)所組成。,AHB總線互連結(jié)構(gòu)圖,AHB總線互連結(jié)構(gòu)圖,APB：Advanced Peripheral Bus,APB主要用于低帶寬的周邊外設(shè)之間的連接，例如UART、1284等，它的總線架構(gòu)不像AHB支持多個主模塊，在APB里面唯一的主模塊就是APB橋。其特性包括：兩個時鐘周期傳輸；無需等待周期和回應(yīng)信號；控制邏輯簡單，只有四個控制信號。 1)系統(tǒng)初始化為IDLE狀態(tài)，此時沒有傳輸操作，也沒有選中任何從

9、模塊。 2)當有傳輸要進行時，PSELx1，PENABLE0，系統(tǒng)進入SETUP狀態(tài)，并只會在SETUP 狀態(tài)停留一個周期。當PCLK的下一個上升沿時到來時，系統(tǒng)進入ENABLE 狀態(tài)。,APB：Advanced Peripheral Bus,3)系統(tǒng)進入ENABLE狀態(tài)時，維持之前在SETUP 狀態(tài)的PADDR、PSEL、PWRITE不變，并將PENABLE置為1。傳輸也只會在ENABLE狀態(tài)維持一個周期，在經(jīng)過SETUP與ENABLE狀態(tài)之后就已完成。之后如果沒有傳輸要進行，就進入IDLE狀態(tài)等待；如果有連續(xù)的傳輸，則進入SETUP狀態(tài)。,APB傳輸狀態(tài)圖,基于AMBA的片上系統(tǒng),大多數(shù)掛

10、在總線上的模塊(包括處理器)只是單一屬性的功能模塊：主模塊或者從模塊。主模塊是向從模塊發(fā)出讀寫操作的模塊，如CPU，DSP等；從模塊是接受命令并做出反應(yīng)的模塊，如片上的RAM，AHBAPB 橋等。,基于AMBA的片上系統(tǒng),還有一些模塊同時具有兩種屬性，例如直接存儲器存取(DMA)在被編程時是從模塊，但在系統(tǒng)讀傳輸數(shù)據(jù)時必須是主模塊。 如果總線上存在多個主模塊，就需要仲裁器來決定如何控制各種主模塊對總線的訪問。雖然仲裁規(guī)范是AMBA總線規(guī)范中的一部分，但具體使用的算法由RTL設(shè)計工程師決定，其中兩個最常用的算法是固定優(yōu)先級算法和循環(huán)制算法。,基于AMBA的SoC結(jié)構(gòu)圖,Energy saving

11、,Increasing levels of on chip system integration means that more functional units need to be interconnected. The need to limit clock cycle times and power consumption means that bus capacitance must be as low as possible. This can be done effectively by partitioning functional units onto discrete bu

12、s connections that are joined by bus bridges.,Partitioning blocks onto separate bus connections has several advantages:,Each bus has a lower capacitance giving higher speed operation or reduced power consumption. If frequently accessed peripherals are grouped on a separate bus from peripherals that

13、are only accessed occasionally then power can be saved. The high bandwidth data transfer required for the LCD controller occurs on its own local bus stub, reducing power consumption.,開發(fā)系統(tǒng),ARM 全面的調(diào)試解決方案包括電路內(nèi)仿真工具Multi-ICE 和MultiTrace 以及片上嵌入式電路單元EmbeddedICE 和Embedded Trace Macrocell(ETM). Multi-ICE: Mu

14、lti-ICE 是ARM 的JTAG 電路內(nèi)仿真器ICE 支持ARM 實時調(diào)試提供觸發(fā)點位置上處理器運行的寶貴歷史記錄和現(xiàn)場信息通過Multi-ICE 可以控制存儲器和內(nèi)核寄存器內(nèi)容.,2.The introduction of EmbeddedlCE,The ICErun controlunit allows the core to be started and stopped under control of the connected debugger software. The user can then examine and modify registers and memory,

15、 and set breakpoints and watch points. ICE also provides support for code download, trace and real-time debug.,The introduction of EmbeddedlCE,EmbeddedlCE是集成在ARM內(nèi)核中的嵌入式ICE仿真器，通過對EmbeddedlCE的控制，對EmbeddedlCE中寄存器的讀取，可以獲得ARM內(nèi)核的狀態(tài)，為程序設(shè)置斷點以及讀取Debug通信通道。EmbeddedICE的長度是38位，包括：32位數(shù)據(jù)，5位的訪問EmbeddedICE中寄存器的地址，1

16、個讀寫控制位。,The introduction of EmbeddedlCE,EmbeddedICE的一個主要作用就是可以在ARM的程序中設(shè)置軟件或者硬件的斷點。在ARM7TDMI處理器的內(nèi)核中，有兩種斷點的設(shè)置方式：硬件斷點和軟件斷點。 在有兩個Watchpoint資源的ARM7TDMI的內(nèi)核中，斷點可以有如下情況： 2個硬件斷點，沒有軟件斷點； 1個硬件斷點，任意多個軟件斷點； 任意多個軟件斷點。,EmbeddedlCE宏單元組成,一個與EmbeddedlCE 兼容的 宏單元包括一個 內(nèi)核、少量的內(nèi)核調(diào)試邏輯、一個 測試端口（）控制器和EmbeddedlCE 宏單元。 Embeddedl

17、CE 宏單元包括斷點寄存器，后者能夠比 較地址、數(shù)據(jù)和控制總線同寄存器內(nèi)的設(shè)置值。若兩者匹配，會產(chǎn)生一個斷點信號，該信號將被傳送到處理器。舉個例子來說，當一個特定地址的指令或一個特定的數(shù)據(jù)值被加載入指定的位置，宏單元就會產(chǎn)生一個斷點。,EmbeddedlCE使用,如果在一條指令上設(shè)置了斷點，當指令到達流水線的執(zhí)行級時，指令的執(zhí)行將被中斷，處理器進入調(diào)試狀 態(tài)。然后，處理器和存儲系統(tǒng)通過控制器由進行狀態(tài)檢測。 一旦處理器進入調(diào)試狀態(tài)，它就會停止從數(shù)據(jù)總線讀取指令，并且與存儲系統(tǒng)隔離。 EmbeddedlCE此時就可以通過掃描鏈將指令讀入流水線、驅(qū)動處理器。寄存器和存儲內(nèi)容在調(diào)試狀態(tài)下仍可以進行訪

18、問。這個過程是可逆的，用戶可以在調(diào)試器下把代碼下載進存儲器，避免了燒寫 的不便。,EmbeddedlCE在多處理器debug中的使用,EmbeddedlCE宏單元提供的調(diào)試特征使 處理器能夠在多處理器環(huán)境下進行調(diào)試。當 處理器遇到一個斷點時，它的執(zhí)行就被中斷，控制權(quán)通過接口交由調(diào)試器。 處理器向存儲系統(tǒng)發(fā)出一個“調(diào)試確認”（ debug Acknowledge ）信號，告知后者處理器處于調(diào)試狀態(tài)。同時，它不再向存儲器發(fā)出訪問請求，保證了其它處理器或者 通道繼續(xù)工作、繼續(xù)與存儲系統(tǒng)通信。在調(diào)試過程的最后， 處理器會發(fā)出一個“存儲請求”（memory equest）信號，系統(tǒng)控制器將根據(jù)此信號對存

19、儲系統(tǒng)作出仲裁。,S3C44B0X芯片及引腳分析,S3C44B0X共有160只引腳，采用QFP封裝,具有大量的電源和接地引腳，以及地址總線、數(shù)據(jù)總線和通用I/O口，以及其他的專用模塊如UART、IIC等接口,在硬件系統(tǒng)的設(shè)計中，應(yīng)當注意芯片引腳的類型， S3C44B0X的引腳主要分為三類，即：輸入（I）、輸出（O）、輸入/輸出（I/O）,輸出類型的引腳主要用于S3C44B0X對外設(shè)的控制或通信，由S3C44B0X主動發(fā)出，這些引腳的連接不會對S3C44B0X自身的運行有太大的影響,輸入/輸出類型的引腳主要是S3C44B0X與外設(shè)的雙向數(shù)據(jù)傳輸通道,S3C44B0X的引腳信號描述 總線控制信號,

20、S3C44B0X的引腳信號描述 DRAM/SDRAM/SRAM,S3C44B0X的引腳信號描述 LCD控制信號,S3C44B0X的引腳信號描述 TIMER/PWM控制信號,S3C44B0X的引腳信號描述 中斷控制信號,S3C44B0X的引腳信號描述 DMA控制信號,S3C44B0X的引腳信號描述 UART控制信號,S3C44B0X的引腳信號描述 IIC-BUS控制信號,S3C44B0X的引腳信號描述 IIS-BUS控制信號,S3C44B0X的引腳信號描述 SIO控制信號,S3C44B0X的引腳信號描述 ADC,S3C44B0X的引腳信號描述 GPIO,S3C44B0X的引腳信號描述 復(fù)位和時鐘

21、信號,S3C44B0X的引腳信號描述 JTAG測試邏輯,JTAG是Joint Test Action Group的縮寫；是IEEE1149.1標準,S3C44B0X的引腳信號描述 電源,ARM接口簡述,ARM接口主要包括： 鍵盤接口 LED顯示器接口 LCD顯示器接口 S3C44BOX內(nèi)部集成的UART USB接口 JTAG接口 觸摸屏接口 IIC接口,用ARM芯片實現(xiàn)鍵盤接口,本應(yīng)用實例中，要與4X4的矩陣鍵盤接口，采用節(jié)省口線的“行掃描法”方法來檢測鍵盤，這樣只需要8根口線，在此選取PF口作為檢測鍵盤用端口，并設(shè)定PF0 PF3為輸出掃描碼的端口，PF4-PF7為鍵值讀入口。,用ARM芯片

22、實現(xiàn)鍵盤接口,矩陣鍵盤按鍵的識別方法，此方法分兩步進行： 識別鍵盤哪一行的鍵被按下：讓所有行線均為低電平，檢查各列線電平是否為低，如果有列線為低，則說明該列有鍵被按下，否則說明無鍵被按下。 如果某列有鍵被按下，識別鍵盤哪一行的鍵被按下：逐行置低電平，并置其余各行為高電平，檢查各列線電平的變化，如果列電平變?yōu)榈碗娖剑瑒t可確定此行此列交叉點處按鍵被按下。,行掃描法獲取鍵值的程序設(shè)計,1. 寄存器設(shè)置 接口中利用了PF口的相關(guān)寄存器，PF口的寄存器有3個：PCONF ,PDATF和PUPF。 (1)設(shè)置PCONF寄存器 需要設(shè)定PF0-3為輸出口，PF4 - 7為輸入口，因此，在端口工作之前設(shè)置:

23、rPCONF 000 000 000 00 01 01 01 01 B0 x55； (2)設(shè)置PDATF寄存器 PF0-3作為輸出口輸出掃描碼時，可采用語句: rPDATF=Oxf0; PF0-3全寫入0 PF4-7作為輸入口讀入鍵值時，采用語句: Keyval=（rPDATF /使能PF0-7的內(nèi)部上拉電阻,行掃描法獲取鍵值的程序設(shè)計,2.編寫鍵盤掃描程序,LED顯示器接口概述,LED(Light Emitting Diode)常稱為七段發(fā)光二極管, 在專用的微型計算機系統(tǒng)中,特別是在嵌入式控制系統(tǒng)中, 應(yīng)用非常普遍。它價格低廉、體積小、功耗低，而可靠性又很好，因此，從單板微型機、袖珍計算機

24、到許多微型機控制系統(tǒng)及數(shù)字化儀器都用LED作為輸出顯示。,LED顯示器接口概述,LED顯示器接口概述,在多個LED顯示電路中，通常把陰（陽）極控制端接至一輸出端口，我們稱它為位控端口；而把數(shù)據(jù)顯示段接至一個輸出端口，我們稱這個端口為段控端口。段控端口處應(yīng)輸出十六進制數(shù)的7段代碼。 為了將一個4位二進制數(shù)(可能為一個十六進制數(shù),也可能是一個BCD碼)在一個LED上顯示出來,就需要將4位二進制數(shù)譯為LED的7位顯示代碼。要完成譯碼功能,可以采用兩種方法：,一種方法是采用專用芯片,可以實現(xiàn)對BCD碼的譯碼,但不能對大于9的二進制數(shù)譯碼。 另一種常用的辦法是軟件譯碼法。在軟件設(shè)計時,將0到F共16個數(shù)

25、字(也可以為0到9)對應(yīng)的顯示代碼組成一個表。,用ARM芯片實現(xiàn)LED顯示接口,1接口電路,用ARM芯片實現(xiàn)LED顯示接口,2.初始化程序如下。 （1）設(shè)置PCONF、PCONG寄存器,由于需要設(shè)定端口F、G為輸出口，因此，在端口工作之前設(shè)置: rPCONF 001 001 001 01 01 01 01 01 B0 x12555； rPCONG 01 01 01 01 01 01 01 01 B0 x5555; （2）設(shè)置PUPF、PUPG寄存器,設(shè)置內(nèi)部上拉電阻的語句為: rPUPF=0 x00; /使能PF0-7的內(nèi)部上拉電阻 rPUPG=0 x00; /使能PG0-7的內(nèi)部上拉電阻,用

26、ARM芯片實現(xiàn)LED顯示接口,3. 7段數(shù)碼LED編程,LCD顯示器接口概述,液晶顯示是一種被動的顯示，它不能發(fā)光，只能使用周圍環(huán)境的光。 基本原理是通過給不同的液晶單元供電，控制其光線的通過與否，從而達到顯示的目的。 LCD有三種顯示方式：反射型，透射型和透反射型。,市面上出售的LCD有兩種類型： 一種是帶有驅(qū)動電路的LCD顯示模塊，這種LCD可以方便地與各種低檔單片機進行接口； 另一種是LCD顯示屏，沒有驅(qū)動電路，需要與驅(qū)動電路配合使用,LCD控制器,LCD 控制器用來把定位在系統(tǒng)存儲器中的視頻緩沖區(qū)的LCD圖象數(shù)據(jù)傳輸?shù)絃CD驅(qū)動器，并產(chǎn)生必須的LCD控制信號 。,REGBANK具有18

27、個可編程寄存器，用于配置LCD控制器 LCDCDMA為專用DMA VIDPRCS 從LCDCDMA 接收數(shù)據(jù)，將相應(yīng)格式的數(shù)據(jù)通TIMEGEN包含可編程的邏輯 TIMEGEN部分產(chǎn)生VFRAME, VLINE, VCLK, VM等信號。,LCD應(yīng)用實例,1.LCD接口電路,LCD應(yīng)用實例,3. LCD初始化程序,S3C44BOX內(nèi)部集成的UART,S3C44B0X的UART（通用異步收發(fā)器）單元提供兩個獨立的異步串行I/O端口，每個都可以在中斷和DMA兩種模式下工作。它們支持的最高波特率為115.2Kbps。每個UART通道包含2個16位FIFO分別提供給接收和發(fā)送。 每個UART模塊包含以下

28、幾個部件：波特率發(fā)生器，發(fā)送器，接收器和控制單元。,S3C44BOX內(nèi)部集成的UART,UART操作,數(shù)據(jù)發(fā)送 數(shù)據(jù)接收 可檢測溢出錯誤、奇偶校驗錯誤、幀錯誤和終止狀況。 動流控制（AFC） 非自動流控制（通過軟件控制nRTS和nCTS） 調(diào)制解調(diào)器接口,中斷DMA請求產(chǎn)生器,S3C44BOX的每個UART都有7個狀態(tài)信號：接收FIFO/緩沖區(qū)數(shù)據(jù)準備好、發(fā)送FIFO緩沖區(qū)空、發(fā)送移位寄存器空、溢出錯誤、奇偶校驗錯誤、幀錯誤和中止，所有這些狀態(tài)都由對應(yīng)的UART狀態(tài)寄存器(UTRSTATn/UERSTATn)中的相應(yīng)位來表現(xiàn)。,舉例： 當接收器要將接收移位寄存器的數(shù)據(jù)送到接收FIFO,它會激活

29、接收FIFO滿狀態(tài)信號，如果控制寄存器中的接收模式選為中斷模式，就會引發(fā)接收中斷。 當發(fā)送器從發(fā)送FIFO中取出數(shù)據(jù)送到發(fā)送移位寄存器，那么FIFO空狀態(tài)信號將會被激活。如果控制寄存器中的發(fā)送模式選為中斷模式，就會引發(fā)發(fā)送中斷。,UART提供的兩種模式,1. 回送模式 S3C44B0X的UART提供一個測試模式，即回送模式。在這種模式下，發(fā)送的數(shù)據(jù)會立即被接收。這一特性運行處理器校驗內(nèi)部發(fā)送和接收通道的功能。這種模式可以通過設(shè)置UART控制寄存器(UCONn)中的回送位來設(shè)定。 2.紅外通信模式 S3C44B0X的UART模塊支持紅外線(IR)發(fā)送和接收?？梢酝ㄟ^設(shè)置UART控制寄存器（ULC

30、ONn）中的紅外模式位來選擇這一模式。,與FIFO有關(guān)的中斷,波特率發(fā)生器,波特率發(fā)生器以MCLK作為時鐘源 每個UART的波特率發(fā)生器為傳輸提供了串行移位時鐘。波特率時鐘由通過時鐘源的16分頻及一個由UART波特率除數(shù)寄存器(UBRDIVn)指定的16位除數(shù)決定。 UBRDIVn（取整）（MCLK（波特率16）-1,UART的寄存器,1.UART線控制寄存器,UART的寄存器,2.UART控制寄存器,UART的寄存器,3.FIFO控制寄存器,UART的寄存器,4.Modem控制寄存器,UART的寄存器,5.發(fā)送/接收狀態(tài)寄存器,UART的寄存器,6.UART錯誤狀態(tài)寄存器,UART的寄存器,

31、7.UART的FIFO狀態(tài)寄存器,UART的寄存器,8.Modem狀態(tài)寄存器: Modem狀態(tài)寄存器0（UMSTAT0）、寄存器1(UMSTAT1)的地址分別為0 x01D0001C、0 x01D0401C，可讀， 初始值為0 x06。 9.UART發(fā)送/接收保持（緩沖區(qū)）寄存器: 發(fā)送/接收保持寄存器0（UTXH0）、寄存器1(UTXH1)的地址在小模式下分別為0 x01D00020、0 x01D04020，在大模式下分別為0 x01D00023、0 x01D04023，可寫， 初始值可編程。 10.UART波特率除數(shù)寄存器 UART波特率除數(shù)寄存器0（UBRDIV0）、寄存器1(UBRDI

32、V1)的地址分別為0 x01D00028、0 x01D04028，可讀寫， 初始值可編程。,USB接口概述,USB(通用串行總線)接口正在被用于多種嵌入式系統(tǒng)設(shè)備的數(shù)據(jù)通信中，如移動硬盤、數(shù)碼相機、PDA、高速數(shù)據(jù)采集設(shè)備等。它是由Compaq、HP、Intel、Lucent、Microsoft、NEC和Philips七家公司聯(lián)合推出的新一代標準接口總線。是一種連接外圍設(shè)備的機外總線。 其主要性能特點如下： 提供機箱外的即插即用功能 ； 每個USB系統(tǒng)中有個主機，采用“級聯(lián)”方式USB總線可連接多個外部設(shè)備； 適用于帶寬范圍在幾千位秒（Kb/s)一幾百兆位l秒(Mb/s）的設(shè)備； 低成本的電纜

33、和連接器； 具有錯誤檢測和處理機制； 較低的協(xié)議開銷帶來了高的總線性能； 支持主機與設(shè)備之間的多數(shù)據(jù)流和多消息流傳輸 。,USB系統(tǒng)組成,一個USB系統(tǒng)由三部分來描述： USB主機：在任一USB系統(tǒng)中只有一個主機，到主計算機系統(tǒng)的USB接口被稱作主控制器。 USB設(shè)備：分為Hub（集線器）和Function（功能）兩大類。Hub提供到USB的附加連接點，功能為主機系統(tǒng)提供附加的性能。 USB互連：USB互連指的是USB設(shè)備與主機的連接和通信方式，它包括總線拓撲結(jié)構(gòu)、內(nèi)層關(guān)系、數(shù)據(jù)流模型和USB調(diào)度表。 USB總線用來連接各USB設(shè)備和USB主機 。,USB的物理接口,USB總線的電纜有4根導(dǎo)線

34、：一對標準尺寸的雙絞信號線和一對標準尺寸的電源線。 USB總線支持的數(shù)據(jù)傳輸率有三種：高速信令位傳輸率為480Mbs；全速信令位傳輸率為12Mbs;低速信令位傳輸率為1.5Mb/s。 USB2.0支持在主控制器與Hub之間用高速傳輸、全速和低速數(shù)據(jù)，而Hub與設(shè)備之間以全速或低速傳輸數(shù)據(jù)，這種支持能力可以將全速設(shè)備和低速設(shè)備對高速設(shè)備可用帶寬的影響減到最小。,USB的電源,USB的電源規(guī)范包括兩個方面： 電源分配用 來處理USB設(shè)備如何使用主機通過USB總線提供的電源。 電源管理 用來處理USB系統(tǒng)軟件和設(shè)備如何適應(yīng)主機上的電源管理系統(tǒng)。,USB的總線協(xié)議,USB是一種查詢(Polling）總

35、線，由主控制器啟動所有的數(shù)據(jù)傳輸。USB上所掛連的外設(shè)通過由主機調(diào)度的( Host-Scheduled）、基于令牌的（Token-Based）協(xié)議來共享USB帶寬。 大部分總線事務(wù)涉及3個包的傳輸 ： 令牌包 (Token Packet) 數(shù)據(jù)包（Data Packet） 握手包（Handshake Packet）,主控制器和Hub之間的某些總線事務(wù)涉及4個包的傳輸，這些類型的事務(wù)用來管理主機與全/低速設(shè)備之間的數(shù)據(jù)傳輸。 主機與設(shè)備端點之間的USB數(shù)據(jù)傳輸模型被稱作管道，管道有兩種類型：流和消息。,USB接口工作原理,USB設(shè)備最大的特點就是即插即用。 原因：USB協(xié)議規(guī)定在主機啟動或USB

36、設(shè)備插入系統(tǒng)時都要對設(shè)備進行配置。就是按照USB協(xié)議，在USB主機與USB設(shè)備之間進行的一系列“問答”過程 。從而主機知道了設(shè)備的情況以及該如何與設(shè)備通訊，并為設(shè)備設(shè)置一個唯一的地址 。,在配置階段主機也了解了設(shè)備端點的使用情況，便可以通過這些端點來進行特定傳輸方式的通訊。對于標準USB設(shè)備，操作系統(tǒng)帶有它的驅(qū)動，而不需要編寫專門的主機驅(qū)動程序。但這樣就必須為它選擇一種標準命令集；但對于非標準設(shè)備，則可以自定義一套請求指令集，并需要編寫專門的主機驅(qū)動程序來實現(xiàn)對USB設(shè)備的操作。,USB設(shè)備應(yīng)用,對USB設(shè)備的開發(fā)需要考慮的因素： 選擇USB接口控制器芯片。 編寫USB設(shè)備要執(zhí)行的USB通信代

37、碼（也稱為固件程序）。 USB設(shè)備需要執(zhí)行的其他功能，例如處理接收數(shù)據(jù)和即將發(fā)送數(shù)據(jù)所需要的硬件和程序代碼。 一臺支持USB接口的主機。 主機上裝有與USB設(shè)備通信的驅(qū)動軟件。,USB設(shè)備應(yīng)用,USB設(shè)備開發(fā)的一般步驟: 根據(jù)所要開發(fā)的設(shè)備的功能需要，確定設(shè)備在USB總線上的位置、傳輸數(shù)據(jù)的速度以及傳輸數(shù)據(jù)的量等，從而確定選擇哪一類的USB控制器芯片，并進一步具體決定采用芯片的廠家和型號,然后根據(jù)該器件和其他所需芯片進行電路設(shè)計。 編寫固件程序，其作用是讓主機能夠識別該設(shè)備，并響應(yīng)主機的各種請求。 根據(jù)所用設(shè)備是否為標準USB設(shè)備，來決定是另外編寫驅(qū)動，還是使用操作系統(tǒng)自帶的驅(qū)動程序來訪問US

38、B設(shè)備。 把編寫好的固件程序載入 USB設(shè)備，并將USB設(shè)備插入主機總線打開應(yīng)用程序可以對該設(shè)備進行指定的操作。 按需要調(diào)試和重復(fù)以上步驟。,以太網(wǎng)接口概述,以太網(wǎng)以其高度靈活、相對簡單、易于實現(xiàn)的特點，成為當今最重要的一種局域網(wǎng)建網(wǎng)技術(shù)。通常所說的以太網(wǎng)主要是指以下3種不同的局域網(wǎng)技術(shù): 以太網(wǎng)/IEEE 802.3 采用同軸電纜作為網(wǎng)絡(luò)介質(zhì)，傳輸速率達到10 Mbps。 100 Mbps以太網(wǎng) 又稱為快速以太網(wǎng)，采用雙紋線作為網(wǎng)絡(luò)介質(zhì)，傳輸速率達到100 Mbps。 1000 Mbps以太網(wǎng) 又稱為千兆以太網(wǎng)，采用光纜或雙紋線作為網(wǎng)絡(luò)介質(zhì)，傳輸速率達到1000 Mbps(1 Gbps)。,

39、以太網(wǎng)控制器RTL8019,RTL8019是高度集成的以太網(wǎng)控制器，為即插即用式NE2000兼容網(wǎng)絡(luò)適配器提供了簡易的解決方案。RTL8019共有32個輸入輸出地址，對應(yīng)地址偏移量為00hlFh。RTL8019的內(nèi)部寄存器是分頁的，每個寄存器都是8位。,RTL8019的復(fù)位,RTL8019的復(fù)位引腳RSTDRV是高電平有效的復(fù)位信號，高電平時間長度需大于800 ns，通常在RSTDRV從高電平回到低電平之后的100ms時，再對RTL8019進行讀寫操作，以確保完全復(fù)位。當處理器復(fù)位時，以太網(wǎng)控制器也復(fù)位。 熱復(fù)位：為了保證能夠完全復(fù)位，可以使用熱復(fù)位方法。18h一1Fh的8個地址，為復(fù)位端口，

40、對該端口的偶數(shù)地址讀或?qū)懭肴魏螖?shù)，都會引起以太網(wǎng)控制器的復(fù)位，這種方式稱為熱復(fù)位。,RTL8019的復(fù)位,中斷狀態(tài)寄存器中的第7位RST跟復(fù)位有關(guān)，它的地址為07h，位于第0頁，可直接讀寫。在以太網(wǎng)控制器執(zhí)行了正確復(fù)位之后該位為1。一般在復(fù)位之后檢查該標志位，以確認是否復(fù)位成功。,RTL8019寄存器,1.命令寄存器CR:地址偏移量是00h，長度為一個字節(jié)。,RTL8019寄存器(1),2.與發(fā)送接收相關(guān)的寄存器: PSTART：接收緩沖區(qū)的起始頁地址(位于01h，在第0頁可寫，在第2頁可讀)。 PSTOP：接收緩沖區(qū)的結(jié)束頁地址(該頁不用于接收，位于02h，在第0頁可寫，在第2頁可讀)。 B

41、NRY：邊界寄存器(作為讀指針使用，位于03h，在第0頁可讀寫)。這個寄存器用來避免對環(huán)形接收緩沖區(qū)中數(shù)據(jù)的錯誤覆蓋，通常用作指針，指向接收緩沖區(qū)中已經(jīng)被讀取的最后一個頁。 CURR：當前頁寄存器(作為寫指針使用，位于07h，在第1頁可讀寫)。這個寄存器的內(nèi)容指向接收緩沖區(qū)中第一個可用于接收新數(shù)據(jù)的頁面。 DCR：數(shù)據(jù)配置寄存器。將它設(shè)置為使用FIFO緩存，普通模式，8位數(shù)據(jù)傳輸模式。字節(jié)順序為高位字節(jié)在前，低位字節(jié)在后。,RTL8019寄存器(2),TPSR：為發(fā)送頁的起始頁地址。初始化為指向第一個發(fā)送緩沖區(qū)的頁。 RCR ：接收配置寄存器，設(shè)置為使用接收緩沖區(qū)，僅接收與自己地址相匹配的數(shù)據(jù)

42、包(以及廣播地址數(shù)據(jù)包)和多點播送地址包；小于64字節(jié)的包和校驗錯的數(shù)據(jù)包將被丟棄。 TCR：發(fā)送配置寄存器，啟用CRC(循環(huán)冗余校驗)自動生成和校驗功能，工作在正常模式。 RSAR0,1：對存儲器進行操作的起始地址寄存器,RSAR0存放低8位，RSARl存放高8位。 RBCR0,1：對存儲器操作的字節(jié)計數(shù)寄存器,RBCR0存放低8位，RBCRl存放高8位。 TBCR0,1：發(fā)送字節(jié)計數(shù)器,這兩個寄存器設(shè)置了要發(fā)送數(shù)據(jù)包中的字節(jié)個數(shù)。TBCR0存放低8位，TBCRl存放高8位。,RTL8019寄存器,3.其他寄存器: IMR：中斷屏蔽寄存器,設(shè)置成0 x00時，屏蔽所有的中斷，設(shè)置成0 xFF

43、將允許中斷。 MAR0一MAR8：多點播送地址,可以全寫0 xFF。 PAGE2的寄存器是只讀的，不用設(shè)置。PAGE3的寄存器不是NE2000兼容的，所以也不用設(shè)置。,RAM空間結(jié)構(gòu),以太網(wǎng)控制器含有16KB的RAM，地址為0 x40000 x7FFF，每256個字節(jié)稱為一頁，共有64頁。 使用0 x400 x45作為以太網(wǎng)控制器的發(fā)送緩沖區(qū)，共6頁。使用0 x460 x5F作為以太網(wǎng)控制器的接收緩沖區(qū)，共32頁。 CURR和BNRY寄存器是以太網(wǎng)數(shù)據(jù)收發(fā)中用到的兩個最主要的寄存器，CURR和BNRY主要用來控制緩沖區(qū)的存取過程，保證能順次寫入和讀出。 CURR是以太網(wǎng)控制器寫接收緩沖區(qū)的指針

44、。 BNRY指向接收緩沖區(qū)中已經(jīng)被讀取的最后一個頁。,網(wǎng)卡的物理地址,在完成對寄存器的初始化后，還要對以太網(wǎng)控制器的物理地址(即48位的以太網(wǎng)控制器地址)進行設(shè)置。 RAM地址中的0 x00000 x000B的12字節(jié)是網(wǎng)卡的物理地址。網(wǎng)卡的物理地址本應(yīng)該是6個字節(jié)的，這12字節(jié)是單雙地址重復(fù)存儲的。0 x000B后面的地址存儲的是生產(chǎn)廠商的代碼和產(chǎn)品標識代碼，也是單雙地址重復(fù)存儲的。,以太網(wǎng)模塊的接口設(shè)計,配置RTL8019:為了系統(tǒng)的精簡，配置RTL8019為非即插即用模式。有著固定的中斷，有著固定的端口地址。 以太網(wǎng)模塊與處理器的接口電路：,ARM的JTAG接口基本知識,1. JTAG是Joint Test Action Group的縮寫，是IEEEll49.1標準。使用JTAG的優(yōu)點：JTAG的建立使得集成電路固定在PCB上，只通過邊界掃描便可以被測試。在ARM7TD