設(shè)計報告課題名稱：基于FPGA的通信系統(tǒng)建模與設(shè)計學(xué)院：計算機工程系專業(yè)班級：2007級電子信息工程2班學(xué)號：學(xué)生：指導(dǎo)教師：教務(wù)處2010年12月27日設(shè)計報告基于FPGA的通信系統(tǒng)建模與設(shè)計第2頁共16頁學(xué)生指導(dǎo)教師課題名稱基于FPGA的通信系統(tǒng)建模與設(shè)計設(shè)計時間2010年12月20日12月25日設(shè)計地點EDA實驗室設(shè)計目的1、通過本課程設(shè)計，掌握通信原理中m序列的產(chǎn)生方法，特征多項式與電路之間的關(guān)系；二進制數(shù)字調(diào)制ASK和FSK原理。同時進一步掌握用FPGA建模和設(shè)計電路的方法。2、能夠熟練地用原理圖或VHDL語言對數(shù)字通信電路進行建模與設(shè)計，并進一步掌握QUARTUS的使用方法。一、系統(tǒng)概述和方案論證11、設(shè)計的背景和意義現(xiàn)代通信系統(tǒng)的發(fā)展已經(jīng)逐步進入了數(shù)字通信的發(fā)展，數(shù)字通信具體是指用數(shù)字信號作為載體來傳輸消息，或用數(shù)字信號對載波進行數(shù)字調(diào)制后再傳輸?shù)耐ㄐ欧绞?。它可傳輸電報、?shù)字?jǐn)?shù)據(jù)等數(shù)字信號，也可傳輸經(jīng)過數(shù)字化處理的語聲和圖像等模擬信號。數(shù)字通信與以往模擬通信相比具有明顯的優(yōu)點。它抗干擾能力強，通信質(zhì)量不受距離的影響能適應(yīng)各種通信業(yè)務(wù)的要求，便于采用大規(guī)模集成電路，便于實現(xiàn)保密通信和計算機管理。不足之處是占用的信道頻帶較寬。數(shù)字信號指幅度的取值是離散的，幅值表示被限制在有限個數(shù)值之內(nèi)。二進制碼就是一種數(shù)字信號。二進制碼受噪聲的影響小，易于有數(shù)字電路進行處理，所以得到了廣泛的應(yīng)用。在通信系統(tǒng)中相比模擬信號，數(shù)字信號具有以下一些特點：1、抗干擾能力強、無噪聲積累。在模擬通信中，為了提高信噪比，需要在信號傳輸過程中及時對衰減的傳輸信號進行放大，信號在傳輸過程中不可避免地疊加上的噪聲也被同時放大。隨著傳輸距離的增加，噪聲累積越來越多，以致使傳輸質(zhì)量嚴(yán)重惡化。對于數(shù)字通信，由于數(shù)字信號的幅值為有限個離散值(通常取兩個幅值)，在傳輸過程中雖然也受到噪聲的干擾，但當(dāng)信噪比惡化到一定程度時，即在適當(dāng)?shù)木嚯x采用判決再生的方法，再生成沒有噪聲干擾的和原發(fā)送端一樣的數(shù)字信號，所以可實現(xiàn)長距離高質(zhì)量的傳輸。2、便于加密處理。信息傳輸?shù)陌踩院捅Ｃ苄栽絹碓街匾瑪?shù)字通信的加密處理的比模擬信號通信容易得多，以話音信號為例，經(jīng)過數(shù)字變換后的信號可用簡單的數(shù)字邏輯運算進行加密、解密處理。3、便于存儲、處理和交換。數(shù)字通信的信號形式和計算機所用信號一致，都是二進制代碼，因此便于與計算機聯(lián)網(wǎng)，也便于用計算機對數(shù)字信號進行存儲、處理和交換，可使通信網(wǎng)的管理、維護實現(xiàn)自動化、智能化。便于用現(xiàn)代數(shù)字信號處理技術(shù)對其進行處理。設(shè)計報告基于FPGA的通信系統(tǒng)建模與設(shè)計第3頁共16頁4、設(shè)備便于集成化、微型化。數(shù)字通信采用時分多路復(fù)用，不需要體積較大的濾波器。設(shè)備中大部分電路是數(shù)字電路，可用大規(guī)模和超大規(guī)模集成電路實現(xiàn)，因此體積小、功耗低。5、便于構(gòu)成綜合數(shù)字網(wǎng)和綜合業(yè)務(wù)數(shù)字網(wǎng)。采用數(shù)字傳輸方式，可以通過程控數(shù)字交換設(shè)備進行數(shù)字交換，以實現(xiàn)傳輸和交換的綜合。另外，電話業(yè)務(wù)和各種非話業(yè)務(wù)都可以實現(xiàn)6、占用信道頻帶較寬。一路模擬電話的頻帶為4kHz帶寬，一路數(shù)字電話約占64kHz，這是模擬通信目前仍有生命力的主要原因。隨著寬頻帶信道(光纜、數(shù)字微波)的大量利用(一對光纜可開通幾千路電話)以及數(shù)字信號處理技術(shù)的發(fā)展(可將一路數(shù)字電話的數(shù)碼率由64kb/s壓縮到32kb/s甚至更低的數(shù)碼率)，數(shù)字電話的帶寬問題已不是主要問題了。因此，數(shù)字傳輸取代模擬傳輸是大勢所趨。數(shù)字頻帶通信系統(tǒng)作為高性能通信系統(tǒng)應(yīng)用前景十分廣泛，而隨著社會生產(chǎn)力發(fā)展到了新的階段，各種電子新產(chǎn)品的開發(fā)速度越來越快?，F(xiàn)代計算機技術(shù)和微電子技術(shù)進一步發(fā)展和結(jié)合使得集成電路的設(shè)計出現(xiàn)了兩個分支。一個是傳統(tǒng)的更高集成度的集成電路的進一步研究；另一個是利用高層次VHDL/Verilog等硬件描述語言對新型器件FPGA/CPLD進行專門設(shè)計，使之成為專用集成電路（ASIC）。這不僅大大節(jié)省了設(shè)計和制造時間，而且對設(shè)計者，無須考慮集成電路制造工藝，現(xiàn)已成為系統(tǒng)級產(chǎn)品設(shè)計的一項新的技術(shù)?，F(xiàn)代通信技術(shù)的發(fā)展隨著VHDL等設(shè)計語言的出現(xiàn)和ASIC的應(yīng)用也進入了一個新的設(shè)計階段，特別是，對數(shù)字通信系統(tǒng)的ASIC芯片的研究有著看得見的使用價值。EDA（ElectronicDesignAutomation）技術(shù)是現(xiàn)代電子設(shè)計技術(shù)的核心。它以EDA軟件工具為開發(fā)環(huán)境，采用硬件描述語言（HardwareDescriptionLanguage,：HDL），采用可編程器件為實驗載體，實現(xiàn)源代碼編程、自動邏輯編譯、邏輯簡化、邏輯分割、邏輯綜合、布局布線、邏輯優(yōu)化和仿真等功能，以ASIC芯片為目標(biāo)器件，以電子系統(tǒng)設(shè)計為應(yīng)用方向的電子產(chǎn)品自動化的設(shè)計技術(shù)。EDA技術(shù)可把數(shù)字通信技術(shù)，微電子技術(shù)和現(xiàn)代電子設(shè)計自動技術(shù)結(jié)合起來，實現(xiàn)了硬件設(shè)計軟件化，加速了數(shù)字通信系統(tǒng)設(shè)計的效率，降低了設(shè)計成本。本文基于FPGA芯片，采用VHDL語言，利用層次化、模塊化設(shè)計方法，研究和設(shè)計數(shù)字基帶信號ASK，F(xiàn)SK這兩種常見的調(diào)制方式以及m序列的實現(xiàn)方法進行了介紹。12、QuartusII和VHDL簡介121、QuartusII軟件簡介Quartus是Altera公司推出的CPLD/FPGA的開發(fā)工具，Quartus提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)環(huán)境，具有數(shù)字邏輯設(shè)計的全部特性。Altera的QuartusII可編程邏輯軟件屬于第四代PLD開發(fā)平臺。該平臺支持一個工作組環(huán)境下的設(shè)計要求，其中包括支持基于Internet的協(xié)作設(shè)計。Quartus平臺與Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供應(yīng)商的開發(fā)工具相兼容。改進了軟件的LogicLock模塊設(shè)計功能，增添了FastFit編譯選項，推進了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。支持MAX7000/MAX3000等乘積項器件。設(shè)計報告基于FPGA的通信系統(tǒng)建模與設(shè)計第4頁共16頁122、VHDL語言簡介VHDL的英文全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,被IEEE和美國國防部確認為標(biāo)準(zhǔn)硬件描述語言。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口，除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口）和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。二、系統(tǒng)設(shè)計方案論述21、ASK及其產(chǎn)生原理與VHDL設(shè)計方案論述211、ASK基本概念數(shù)字信號對載波振幅調(diào)制稱為振幅鍵控即ASK（AmplitudeShiftKeying）,ASK指的是振幅鍵控方式。這種調(diào)制方式是根據(jù)信號的不同，調(diào)節(jié)正弦波的幅度。212、ASK調(diào)制原理ASK有兩種實現(xiàn)方法：乘法器實現(xiàn)法和鍵控法。1、乘法器實現(xiàn)法幅度鍵控可以通過乘法器和開關(guān)電路來實現(xiàn)。載波在數(shù)字信號1或0的控制下通或斷,在信號為1的狀態(tài)載波接通，此時傳輸信道上有載波出現(xiàn)；在信號為0的狀態(tài)下，載波被關(guān)斷，此時傳輸信道上無載波傳送。那么在接收端我們就可以根據(jù)載波的有無還原出數(shù)字信號的1和0。對于二進制幅度鍵控信號的頻帶寬度為二進制基帶信號寬度的兩倍。乘法器實現(xiàn)法的調(diào)制方框圖如圖1所示：圖1乘法器產(chǎn)生ASK信號原理框圖圖1（a）為ASK調(diào)制器框圖，它的輸入是隨機信息序列，以kA所示。經(jīng)過基帶信形設(shè)計報告基于FPGA的通信系統(tǒng)建模與設(shè)計第5頁共16頁成器，產(chǎn)生波形序列，設(shè)形成器的基本波形為：上式中，TB為碼元寬度；kA是第k個輸入隨機信息。乘法器用來進行頻譜搬移，乘法器后的帶通濾波器用來濾除高頻諧波和低頻干擾。帶通濾波器的輸出就是振幅鍵控信號，用()ASKUt表示（乘法器常采用環(huán)形調(diào)制器）。2、鍵控法實現(xiàn)法鍵控法是產(chǎn)生ASK信號的另一種方法。二元制ASK又稱為通斷控制（OOK）。最典型的實現(xiàn)方法是用一個電鍵來控制載波振蕩器的輸出而獲得。圖2所示為該方法的原理框圖：圖2鍵控法產(chǎn)生ASK信號原理框圖213、ASK調(diào)制建模原理ASK調(diào)制的建模方框圖如圖3所示（圖中沒有包含模擬電路部分，輸出信號為數(shù)字信號）。圖3ASK調(diào)制原理建模方框圖ASK調(diào)制電路的VHDL建模符號如圖4所示。圖4ASK調(diào)制電路的VHDL建模符號()()kBkutAgtkT設(shè)計報告基于FPGA的通信系統(tǒng)建模與設(shè)計第6頁共16頁建模思想：1、采用數(shù)字載波信號；數(shù)字載波信號產(chǎn)生的方法既可以從外部輸入，也可以通過高頻時鐘信號分頻得到。2、采用鍵控法調(diào)制；在圖3中，數(shù)字基帶信號作為鍵控信號控制與門來完成ASK調(diào)制。3、數(shù)字載波調(diào)制的ASK信號可經(jīng)過外接濾波器轉(zhuǎn)換成模擬形式的信號輸出；因為采用數(shù)字載波調(diào)制的ASK信號是數(shù)字信號，含豐富的高頻成分，所以經(jīng)過一個帶通濾波器或低通濾波器后，將減少高頻成分，輸出的信號接近模擬載波調(diào)制。本章的側(cè)重點放在可數(shù)字化處理部分。214、ASK調(diào)制VHDL程序-文件名：PL_ASK-功能：基于VHDL硬件描述語言，對基帶信號進行ASK振幅調(diào)制libraryieee；useieee.std_logic_arith.all；useieee.std_logic_1164.all；useieee.std_logic_unsigned.all；entityPL_ASKisport(clk:instd_logic；-系統(tǒng)時鐘start:instd_logic；-開始調(diào)制信號x:instd_logic；-基帶信號y:outstd_logic)；-調(diào)制信號endPL_ASK；architecturebehavofPL_ASKissignalq:integerrange0to3；-分頻計數(shù)器signalf:std_logic；-載波信號beginifclkeventandclk=1thenifstart=0thenq=0；elsifq=1thenf=1；q=q+1；-改變q后面數(shù)字的大小，就可以改變載波信號的占空比elsifq=3thenf=0；q=0；-改變q后面數(shù)字的大小，就可以改變載波信號的頻率elsef=0；q=q+1；endif；endif；endprocess；y=xandf；-對基帶碼進行調(diào)制endbehave；設(shè)計報告基于FPGA的通信系統(tǒng)建模與設(shè)計第7頁共16頁215、ASK調(diào)制VHDL程序仿真圖及注釋圖5ASK調(diào)制VHDL程序仿真圖波形分析：1、基帶碼長等于載波f的6個周期；2、輸出的調(diào)制信號y滯后于輸入基帶信號x一個clk時間。22、FSK及其產(chǎn)生原理與VHDL設(shè)計方案論述221、FSK調(diào)制基本概念FSK（FrequencyShiftKeying）又稱頻移鍵控，它是利用載頻頻率的變化來傳遞數(shù)字信息。數(shù)字調(diào)頻信號可以分為相位離散和相位連續(xù)兩種。若兩個載頻由不同的獨立振蕩器提供，它們之間的相位互不相關(guān)，就稱為相位離散的數(shù)字調(diào)頻信號；若兩個頻率由同一振蕩器提供，只是對其中一個載頻進行分頻，這樣產(chǎn)生的兩個載頻就是相位連續(xù)的數(shù)字調(diào)頻信號。以往的FSK調(diào)制解調(diào)器采用“集成電路+連線”方式設(shè)計，集成塊多、連線復(fù)雜且體積較大。本文基于這樣的背景下采用VHDL語言，提出了一種FSK調(diào)制解調(diào)器的實現(xiàn)方法。222、FSK調(diào)制原理FSK信號的產(chǎn)生有兩種方法，直接調(diào)頻法和頻率鍵控法。1、直接調(diào)頻法直接調(diào)頻法是用數(shù)字基帶信號直接控制載頻振蕩器的振蕩頻率。直接調(diào)頻法實現(xiàn)電路有許多，一般采用的控制方法是：當(dāng)基帶信號為正時（相當(dāng)于“1”碼），改變振蕩器諧振回路的參數(shù)（電容或者電感數(shù)值），使振蕩器的振蕩頻率提高（設(shè)為1f）；當(dāng)基帶信號為負時（相當(dāng)于“0”碼），改變振蕩器諧振回路的參數(shù)（電容或者電感數(shù)值），使振蕩器的振蕩頻率降低（設(shè)為2f）；從而實現(xiàn)了調(diào)頻，這種方法產(chǎn)生的調(diào)頻信號是相位連續(xù)的。雖然實現(xiàn)方法簡單，但頻率穩(wěn)定度不高，同時頻率轉(zhuǎn)換速度不能做得太快。2、頻率鍵控法頻率鍵控法也稱頻率選擇法，圖6是它實現(xiàn)的原理框圖。它有兩個獨立的振蕩器，數(shù)字基帶信號控制轉(zhuǎn)換開關(guān)，選擇不同頻率的高頻振蕩信號實現(xiàn)FSK調(diào)制。設(shè)計報告基于FPGA的通信系統(tǒng)建模與設(shè)計第8頁共16頁圖6頻率鍵控法的原理框圖鍵控法產(chǎn)生的FSK信號頻率穩(wěn)定度可以做得很高并且沒有過渡頻率，它的轉(zhuǎn)換速度快，波形好。頻率鍵控法在轉(zhuǎn)換開關(guān)發(fā)生轉(zhuǎn)換的瞬間，兩個高頻振蕩的輸出電壓通常不可能相等，于是UFSK（t）信號在基帶信息變換時電壓會發(fā)生跳變，這種現(xiàn)象也稱為相位不連續(xù)，這是頻率鍵控特有的情況。圖7是利用兩個獨立分頻器，以頻率鍵控法來實現(xiàn)FSK調(diào)制的原理電路圖。圖7利用獨立分頻器的鍵控法實現(xiàn)FSK調(diào)制在圖7中，與非門3和4起到了轉(zhuǎn)換開關(guān)的作用。當(dāng)數(shù)字基帶信號為“1”時，與非門4打開，1f輸出，當(dāng)數(shù)字基帶信號為“0”時，與非門3打開，2f輸出，從而實現(xiàn)了FSK調(diào)制。鍵控法也常常利用數(shù)字基帶信號去控制可變分頻器的分頻比來改變輸出載波頻率，從而實現(xiàn)FSK調(diào)制。圖8-是一個1113可控分頻器原理圖。圖8利用可變分頻器實現(xiàn)FSK調(diào)制設(shè)計報告基于FPGA的通信系統(tǒng)建模與設(shè)計第9頁共16頁當(dāng)數(shù)字基帶信號為“1”時，第四級雙穩(wěn)態(tài)電路輸出的反饋脈沖被加到第一級和第二級雙穩(wěn)態(tài)電路上，此時分頻比為13；當(dāng)基帶信號為“0”時，第四級雙穩(wěn)態(tài)電路輸出的反饋脈沖被加到