1、第8章 Multisim在數(shù)字邏輯電路中的應用 第8章 Multisim在數(shù)字邏輯電路中的運用 8.1 數(shù)字邏輯電路的創(chuàng)建8.2 全加器及其運用8.3 譯碼器及其運用8.4 數(shù)據(jù)選擇器及其運用8.5 組合邏輯電路的冒險景象8.6 觸發(fā)器8.7 同步時序電路分析及設計8.8 集成異步計數(shù)器及其運用8.9 集成同步計數(shù)器及其運用8.10 移位存放器及其運用8.11 電阻網(wǎng)絡DAC設計8.12 555定時器及其運用8.13 數(shù)字電路綜合設計數(shù)字鐘8.14 數(shù)字電路綜合設計數(shù)字式搶答器8.15 數(shù)字電路綜合設計數(shù)字頻率計習題 第8章 Multisim在數(shù)字邏輯電路中的應用 8.1 數(shù)字邏輯電路的創(chuàng)建數(shù)

2、字邏輯電路的創(chuàng)建 1創(chuàng)建數(shù)字邏輯電路創(chuàng)建數(shù)字邏輯電路(1) 在元在元(器器)件庫中單擊件庫中單擊TTL，再單擊，再單擊74系列，選中非門系列，選中非門7404N芯片，單擊芯片，單擊OK確認。這時會出現(xiàn)圖確認。這時會出現(xiàn)圖8-1所示窗口，該所示窗口，該窗口表示窗口表示7404N這個芯片里有六個功能完全一樣的非門，可這個芯片里有六個功能完全一樣的非門，可以選用以選用Section A、B、C、D、E、F六個非門中的任何一個。六個非門中的任何一個。單擊任何一個即可選定一個非門，假設不用時單擊單擊任何一個即可選定一個非門，假設不用時單擊Cancel。(2) 同理，在元同理，在元(器器)件庫中單擊件庫中

3、單擊TTL，再單擊，再單擊74系列，選系列，選中或門中或門7432N和與非門和與非門7400N芯片。芯片。 第8章 Multisim在數(shù)字邏輯電路中的應用 (3) 在儀器庫中單擊Logic converter(邏輯轉(zhuǎn)換儀)，這時會出現(xiàn)一個儀器，拖到指定位置點擊即可。(4) 輸入信號接邏輯轉(zhuǎn)換儀的輸入端A，B，C，輸出信號接邏輯轉(zhuǎn)換儀的輸出端(OUT)。銜接電路如圖8-2所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 A : BXLC1U1A123U2A123U2B456 & 7400N2U3A1U2C9108 1 7404N & 7400N & 7400N 1 7432N圖8-2 數(shù)字

4、邏輯電路 第8章 Multisim在數(shù)字邏輯電路中的應用 2用邏輯轉(zhuǎn)換儀得到圖用邏輯轉(zhuǎn)換儀得到圖8-2所示電路的真值表所示電路的真值表雙擊邏輯轉(zhuǎn)換儀，再點擊，那么電雙擊邏輯轉(zhuǎn)換儀，再點擊，那么電路轉(zhuǎn)換到真值表，得到電路的真值表如圖路轉(zhuǎn)換到真值表，得到電路的真值表如圖8-3所示。所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-3 數(shù)字邏輯電路的真值表 第8章 Multisim在數(shù)字邏輯電路中的應用 3用邏輯轉(zhuǎn)換儀對圖用邏輯轉(zhuǎn)換儀對圖8-2所示電路直接進展邏輯函數(shù)的所示電路直接進展邏輯函數(shù)的化簡以得出最簡表達式化簡以得出最簡表達式雙擊邏輯轉(zhuǎn)換儀，再點擊，那么雙擊邏輯轉(zhuǎn)換儀，再點擊，那

5、么真值表轉(zhuǎn)換到最簡表達式，得到電路的最簡表達式，如圖真值表轉(zhuǎn)換到最簡表達式，得到電路的最簡表達式，如圖8-4中最下面一行所示。中最下面一行所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-4 最簡表達式 第8章 Multisim在數(shù)字邏輯電路中的應用 4用邏輯轉(zhuǎn)換儀得到用與非門構(gòu)成的電路用邏輯轉(zhuǎn)換儀得到用與非門構(gòu)成的電路雙擊邏輯轉(zhuǎn)換儀，再點擊，那么雙擊邏輯轉(zhuǎn)換儀，再點擊，那么表達式轉(zhuǎn)換到與非門，得到用與非門構(gòu)成的電路，如圖表達式轉(zhuǎn)換到與非門，得到用與非門構(gòu)成的電路，如圖8-5所示。所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 &A B C圖8-5 用與非門構(gòu)成的電路 第8

6、章 Multisim在數(shù)字邏輯電路中的應用 8.2 全加器及其運用全加器及其運用 例8.1 用74HC283D設計一個8421BCD碼加法電路，完成兩個一位8421BCD碼的加法運算。輸入、輸出均采用8421BCD碼表示。第8章 Multisim在數(shù)字邏輯電路中的應用 1) 原理兩個一位十進制數(shù)相加，假設思索低位來的進位，其和應為019，8421BCD碼加法器的輸入、輸出都采用8421BCD碼表示，其進位規(guī)律為逢十進一，而74HC283D是按兩個四位二進制數(shù)進展運算的，其進位規(guī)律為逢十六進一，故二者的進位關系不同，當和數(shù)大于9時，8421BCD碼應產(chǎn)生進位，而十六進制還不能夠產(chǎn)生進位。為此應對

7、結(jié)果進展修正，當結(jié)果大于9時，需求加6(0110B)修正。故修正電路應含一個判9電路，當結(jié)果大于9時對結(jié)果加0110，小于等于9時加0000。 第8章 Multisim在數(shù)字邏輯電路中的應用 大于9的數(shù)是最小項的m10m15，除了上述情況大于9時外，如相加結(jié)果產(chǎn)生了進位位，其結(jié)果必定大于9，因此大于9的條件為 2SUM4SUM3SUM4SUMC2SUM4SUM3SUM4SUMCF44全加器74HC283D的A4A3A2A1、B4B3B2B1為兩個四位二進制數(shù)輸入端，SUM1、SUM2、SUM3、SUM4為相加的和，C0為低位來的進位，C4為向高位產(chǎn)生的進位。 第8章 Multisim在數(shù)字邏輯

8、電路中的應用 2) 創(chuàng)建電路用字信號發(fā)生器產(chǎn)生8421BCD碼，并用顯示器件顯示8421BCD碼。(1) 在元(器)件庫中單擊CMOS，再單擊74HC系列，選中74HC283D, 單擊OK確認。這時會出現(xiàn)一個器件，拖到指定位置點擊即可。(2) 在器件庫中單擊TTL，再單擊74系列，選中二輸入與非門7400N和三輸入與非門7410N芯片。 第8章 Multisim在數(shù)字邏輯電路中的應用 (3) 在右側(cè)儀器庫中單擊Word Genvertor(字信號發(fā)生器)，這時會出現(xiàn)一個儀器，拖到指定位置點擊即可。(4) 在器件庫中單擊顯示器件，選中數(shù)碼管, 單擊OK確認。這時會出現(xiàn)一個器件，拖到指定位置點擊即

9、可。為了便于察看，可將輸入、輸出信號均接入數(shù)碼管。由此得到具有修正電路的8421BCD碼加法電路，如圖8-6所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出雙擊Word Genvertor(字信號發(fā)生器)圖標，對面板上的各個選項和參數(shù)進展適當設置：在Address(地址)區(qū)，起始地址(Initial欄)為0000，終止地址(Final欄)為0009。在Controls(控制)區(qū)，點擊Cycle按鈕，選擇循環(huán)輸出方式。點擊Pattern按鈕，在彈出對話框中選擇Up Counter選項，按逐個加1遞增的方式進展編碼。在Trigger區(qū)，點擊按鈕Internal，選擇內(nèi)部觸發(fā)方

10、式。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-6 一位8421BCD碼加法電路 第8章 Multisim在數(shù)字邏輯電路中的應用 8.3 譯碼器及其運用譯碼器及其運用 常見的MSI(中規(guī)模集成電路)譯碼器有二進制譯碼器(如2-4、3-8、4-16譯碼器等)和二-十進制譯碼器(也稱作4-10譯碼器)等。MSI譯碼器74LS是3-8譯碼器，其邏輯符號如圖8-7中器件U4所示。U4中A、B、C是地址輸入端，G1、G2A、G2B是使能端，Y0Y1Y2Y3Y4Y5Y6Y7是輸出端，且輸出低電平有效。輸入變量的每一種取值組合只能使某一個輸出有效。 第8章 Multisim在數(shù)字邏輯電路中的應用

11、 例8.2 用集成3-8譯碼器74LSD組成一位全加器完成兩個一位二進制數(shù)的加法運算。1) 原理兩個一位二進制數(shù)的加法運算的真值表如表8-1所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 表8-1 全加器的真值表 C B A Fi Ci+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 第8章 Multisim在數(shù)字邏輯電路中的應用 由全加器的真值表顯然有： 765376531i74217421iYYYYmmmm)7 , 6 , 5 , 3(m)C,B,A(CYYYYmmm

12、m)7 , 4 , 2 , 1 (m)C,B,A(F其中，A、B分別為加數(shù)和被加數(shù)；C為低位向本位產(chǎn)生的進位；Fi為相加的和；Ci+1為本位向高位產(chǎn)生的進位。 第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74LS系列，選中74LSD，單擊OK確認。這時會出現(xiàn)一個器件，拖到指定位置點擊即可。(2) 在元(器)件庫中單擊MISC，再單擊門電路，選中四輸入與非門NAND4, 單擊OK確認，用兩個與非門實現(xiàn)邏輯函數(shù)。(3) 在元(器)件庫中單擊顯示器件，選小燈泡來顯示數(shù)據(jù)。為了便于察看，可將輸入、輸出信號均接入小燈泡。 第8章 Multisi

13、m在數(shù)字邏輯電路中的應用 (4) 在元(器)庫中單擊Word Genvertor(字信號發(fā)生器)，拖到指定位置，用它產(chǎn)生數(shù)碼。(5) 在元(器)件庫中單擊Sources(信號源)，選中電源VCC和地，雙擊電源VCC圖標，設置電壓為5 V。使能端G1接電源VCC，G2A、G2B接地。銜接電路如圖8-7所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 TRXXXX00001501631XWG2&U4ABC123645G1G2BG2A74LS138DY0Y1Y2Y3Y4Y5Y6Y715141310971211U6U5NAND4NAND42.5 V2.5 VX1X2X52.5 VVCC5 VX4

14、1 VX31 V&圖8-7 74LSD譯碼器構(gòu)成一位全加器 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出雙擊Word Genvertor(字信號發(fā)生器)圖標，在Address(地址)區(qū)，起始地址(Initial欄)設為0000，終止地址(Final欄)設為0007。在Controls(控制)區(qū)，點擊Cycle按鈕，選擇循環(huán)輸出方式。點擊Pattern按鈕，在彈出的對話框中選擇Up Counter選項，按逐個加1遞增的方式進展編碼。在Trigger區(qū)，點擊按鈕Internal，選擇內(nèi)部觸發(fā)方式。在Frequency區(qū)，設置輸出的頻率為1 kHz。 第8章 Multisim在數(shù)字

15、邏輯電路中的應用 運轉(zhuǎn)仿真開關，可以察看運算結(jié)果。探測器發(fā)光表示數(shù)據(jù)為“1，不發(fā)光表示數(shù)據(jù)為“0。其中，X1、X2表示加數(shù)、被加數(shù)；X5表示低位向本位產(chǎn)生的進位；X4表示相加的和；X3表示本位向高位產(chǎn)生的進位。 第8章 Multisim在數(shù)字邏輯電路中的應用 8.4 數(shù)據(jù)選擇器及其運用數(shù)據(jù)選擇器及其運用 集成數(shù)據(jù)選擇器(MUX)74LS151D(八選一)、74LS153D(雙四選一)是較常用的數(shù)據(jù)選擇器。雙四選一數(shù)據(jù)選擇器74LS153D包含了兩個四選一MUX，地址輸入端A1和A0由兩個MUX公用。每個MUX各有四個數(shù)據(jù)輸入端，一個使能端EN和一個輸出端Y。74LS153D的邏輯符號如圖8-8

16、中器件U3所示。U3中最上邊的1端和0端分別對應芯片管腿2和14腳，是地址A1和A0的輸入端；EN對應芯片管腿1、15腳，是使能端，且輸入低電平有效；0端、1端、2端、3端分別對應芯片管腿6、5、4、3腳，是數(shù)據(jù)1D0、1D1、1D2、1D3的輸入端，芯片管腿10、11、12、13腳是數(shù)據(jù)2D0、2D1、2D2、2D3的輸入端；芯片的7端和9端分別是輸出端1Y和2Y。 第8章 Multisim在數(shù)字邏輯電路中的應用 單個四選一MUX的輸出函數(shù)為 301201101001DAADAADAADAAY數(shù)據(jù)選擇器用途很多，可以實現(xiàn)組合邏輯函數(shù)、多路信號分時傳送、并/串轉(zhuǎn)換、產(chǎn)生序列信號等。 第8章 M

17、ultisim在數(shù)字邏輯電路中的應用 例8.3 用74LS153D雙四選一數(shù)據(jù)選擇器實現(xiàn)一位全加器。1) 原理由于一位全加器有三個輸入信號Ai、Bi、Ci，而74LS153D僅有1端、0端(分別對應芯片管腳2、14)兩個地址輸入端，選Ai(圖8-8中X5)、Bi(圖8-8中X2)作為地址輸入A1和A0(分別對應芯片管腳2、14)。知全加器的輸出函數(shù)如下：本位相加的和 iiiiiiiiiiiiiCBACBACBACBAF第8章 Multisim在數(shù)字邏輯電路中的應用 本位向高位產(chǎn)生的進位 iiiiiiiiiiii1iCBACBACBACBAC思索到四選一MUX的輸出 301201101001DA

18、ADAADAADAAY那么Fi相應的余函數(shù)為、和。即如今A1(2腳)=Ai，A0(14腳)=Bi，假設1D0(6腳)=1D3(3腳)=Ci，1D1(5腳)=1D2(4腳)= ，那么1Y(7腳) =Fi。第8章 Multisim在數(shù)字邏輯電路中的應用 同樣，將Ci+1表示為：，假設四選一MUX的輸入2D0(10腳)=0，2D1(11腳)=2D2(12腳)=Ci，2D3(13腳)=1，那么2Y(9腳)=Ci+1。因此用一片雙四選一MUX 74LS153D即可實現(xiàn)函數(shù)Fi和Ci+1。第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74LS系列，

19、選中74LS153D。(2) 將74LS153D的使能端EN(1、15腳)接地，地址1(2腳)、地址0(14腳)接字信號發(fā)生器的2端、1端。變量Ci(圖中X1)接字信號發(fā)生器的0端，2D3(13腳)=1接VCC，2D0(10腳)=0接地。(3) 用字信號發(fā)生器管腳2端、1端、0端做一位全加器三個輸入信號Ai(圖8-8中X5)、Bi(圖8-8中X2)和Ci(圖8-8中X1)。 第8章 Multisim在數(shù)字邏輯電路中的應用 (4) 在元(器)件庫中單擊指示器件，選小燈泡來顯示數(shù)據(jù)。為了便于察看，可將輸入、輸出信號均接入小燈泡。銜接電路如圖8-8所示。 第8章 Multisim在數(shù)字邏輯電路中的應

20、用 TRXXXX00001501631XWG2U301G142165431510111213EN012379X32.5 VX42.5 V74LS153DX52.5 VX22.5 VX12.5 V5 VVCC43U2B7406N03MUX圖8-8 74LS153D雙四選一數(shù)據(jù)選擇器實現(xiàn)一位全加器 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出雙擊Word Genvertor(字信號發(fā)生器)圖標，在Address(地址)區(qū)，將起始地址(Initial欄)設為0000、終止地址(Final欄)設為0007。在Controls(控制)區(qū)，點擊Cycle按鈕，選擇循環(huán)輸出方式。點擊Pat

21、tern按鈕，在彈出的對話框中選擇Up Counter選項，按逐個加1遞增的方式進展編碼。在Trigger區(qū)，點擊按鈕Internal，選擇內(nèi)部觸發(fā)方式。在Frequency區(qū)，設置輸出的頻率為1 kHz。啟動仿真開關，可以察看運算結(jié)果。小燈泡亮表示數(shù)據(jù)為“1，小燈泡滅表示數(shù)據(jù)為“0。 第8章 Multisim在數(shù)字邏輯電路中的應用 8.5 組合邏輯電路的冒險景象組合邏輯電路的冒險景象 由于組合邏輯電路的設計都是在輸入、輸出處于穩(wěn)定的邏輯電平下進展的，因此，為了保證系統(tǒng)任務的可靠性，有必要調(diào)查在輸入信號邏輯電平發(fā)生變化的瞬間，電路是怎樣任務的。在較復雜的電路系統(tǒng)中，假設競爭冒險產(chǎn)生的尖峰脈沖使

22、后級電路產(chǎn)生錯誤動作，就會破壞原有的設計功能。由于引線和器件傳輸與變換時存在延遲，因此，輸出并不一定能立刻到達預定的形狀并立刻穩(wěn)定在這一形狀，能夠要閱歷一個過渡過程，其間邏輯電路的輸出端有能夠會出現(xiàn)不同于原先所期望的形狀，產(chǎn)生瞬時的錯誤輸出，這種景象稱為險象。險象分邏輯險象和功能險象兩類。由邏輯競爭所引起的險象稱邏輯險象，而由功能競爭所引起的險象稱功能險象。邏輯險象是由單個輸入信號的變化引起的，而功能險象那么是由多個輸入信號“同時變化引起的。 第8章 Multisim在數(shù)字邏輯電路中的應用 例例8.4 察看邏輯函數(shù)的競爭冒險。察看邏輯函數(shù)的競爭冒險。1) 原理原理當函數(shù)表達式為或時，變量當函數(shù)

23、表達式為或時，變量X的變化會引起險的變化會引起險象。據(jù)此可用以下兩種方法來判別能否存在邏輯險象。在卡象。據(jù)此可用以下兩種方法來判別能否存在邏輯險象。在卡諾圖中，函數(shù)表達式的每個積項諾圖中，函數(shù)表達式的每個積項(或和項或和項)對應于卡諾圖上的一對應于卡諾圖上的一個卡諾圈。假設兩個卡諾圈存在相切部分，且相切部分又未個卡諾圈。假設兩個卡諾圈存在相切部分，且相切部分又未被其他卡諾圈包含，那么該電路必然存在險象。被其他卡諾圈包含，那么該電路必然存在險象。由于電路的邏輯表達式在由于電路的邏輯表達式在A=C=0時，所以時，所以B的變化會的變化會產(chǎn)生險象。而產(chǎn)生險象。而A、B不論怎樣變化，都不會出現(xiàn)，所以當不

24、論怎樣變化，都不會出現(xiàn)，所以當C變變化時，不會引起險象。化時，不會引起險象。 XXF第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中非門74LS04D和二輸入與門74LS08J。(2) 在元(器)件庫中單擊MISC，再單擊門電路，選中三輸入或門OR3。(3) 在元(器)件庫中單擊Sources(信號源)，選中方波發(fā)生器。為了便于察看冒險景象，用方波發(fā)生器輸出做變量B的輸入，將輸入變量A、C接地。(4) B變量輸入端和電路輸出端F信號送到示波器。創(chuàng)建圖 8 - 9 所 示 的 用 非 門 、 與 門 、 或 門 構(gòu) 成 的 邏

25、 輯 函 數(shù)的組合邏輯電路。 CBBABCF第8章 Multisim在數(shù)字邏輯電路中的應用 1111 kHz 5 V V1U1AA1274LS04DU1B34B74LS04DU1CC574LS04D6 &1245910 & &74LS08J74LS08J74LS08JU2AU2BU2C3681U3OR3ABTGXSC1F圖8-9 數(shù)字邏輯電路 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出雙擊方波發(fā)生器圖標，設置電壓為5 V，頻率為1 kHz。雙擊示波器圖標，啟動仿真開關，可得到示波器輸出波形，如圖8-10所示。由電路的邏輯表達式可知F=1，而察看發(fā)現(xiàn)，在輸入信號B由1到0變化

26、時，輸出F會出現(xiàn)非常短暫的負脈沖，這闡明產(chǎn)生了險象。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-10 輸入及輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應用 8.6 觸觸 發(fā)發(fā) 器器 1驗證根本RS觸發(fā)器的邏輯功能1) 創(chuàng)建電路由兩個與非門構(gòu)成的根本RS觸發(fā)器如圖8-11所示。7400N中管腳1、5為RS觸發(fā)器的輸入R、S；管腳3、6為RS觸發(fā)器的輸出、Q。 Q第8章 Multisim在數(shù)字邏輯電路中的應用 V4 5 V & &Key=SpaceKey=AJ6J71245U1AU1B7400N7400N36X12.5 VX22.5 V圖8-11 根本RS觸發(fā)器 第8章 Mu

27、ltisim在數(shù)字邏輯電路中的應用 (1) 在元(器)件庫中單擊TTL，再單擊74系列，選取與非門7400N。在元(器)件庫中單擊Basic(根本元(器)件)，然后單擊SWITCH，再單擊SPDT，選取兩個開關J6、J7。在元(器)件庫中單擊Sources(信號源)，取一個電源V4和地。電源V4設置為5 V。(2) 由于開關J6和J7“Key=Space，所以按空格鍵可改動開關位置。為了便于控制，雙擊開關J7圖標，翻開SWITCH對話框，在對話框Value頁中的Key for Switch欄下拉菜單中選擇字母符號A，那么“Key=A。也可以選擇不同字母符號或者數(shù)字符號，來表示對應開關的開關鍵。

28、(3) 在元(器)件庫中單擊指示器件，選小燈泡來顯示數(shù)據(jù)。銜接電路如圖8-11所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 2) 觀測輸出經(jīng)過兩個開關改動輸入數(shù)據(jù)，按對應的開關的開關鍵符號，即可改動開關位置，從而改動輸入數(shù)據(jù)，電源V4和地分別表示數(shù)據(jù)1和0。小燈泡亮表示數(shù)據(jù)為“1，小燈泡滅表示數(shù)據(jù)為“0。 當觸發(fā)器的輸入R=0、S=1時，觸發(fā)器的輸出Q=0、=1。只需不改動開關J6、J7的形狀，RS觸發(fā)器的輸出和Q將堅持不變。取其他輸入數(shù)據(jù)，即可列出RS觸發(fā)器真值表。RS觸發(fā)器真值表如表8-2所示。 Q第8章 Multisim在數(shù)字邏輯電路中的應用 表8-2 RS觸發(fā)器真值表 R S

29、 Q 0 1 0 1 0 1 1 1 不變 0 0 不允許 第8章 Multisim在數(shù)字邏輯電路中的應用 2. 驗證驗證JK觸發(fā)器的邏輯功能觸發(fā)器的邏輯功能JK觸發(fā)器的電路如圖觸發(fā)器的電路如圖8-12所示。所示。 1Q1Q1J1CLK1K1 CLR1213141327473NU1AXLA1Key=SpaceKey=AJ1J2J3V15 VV21 kHz 5 VKey=B圖8-12 JK觸發(fā)器 第8章 Multisim在數(shù)字邏輯電路中的應用 1) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中JK觸發(fā)器7473N。(2) 在元(器)件庫中單擊Sources(信號源)，選中方波

30、發(fā)生器V2、電源V1和地。方波發(fā)生器V2設置電壓為5 V，頻率1 kHz。電源V1設置電壓為5 V。(3) 在元器件庫中單擊Basic(根本元器件)，然后單擊SWITCH，再單擊SPDT，選取開關J1、J2和J3。為了便于控制，選擇不同字母符號或者數(shù)字符號來表示對應的開關的開關鍵。J1用空格鍵控制，J2用A鍵控制，J3用B鍵控制。 第8章 Multisim在數(shù)字邏輯電路中的應用 (4) 在儀器庫中選取邏輯分析儀。(5) 在圖8-12中，JK觸發(fā)器的輸入端1J、1K，清零端1CLR分別由開關J1、J2、J3控制。CLR是清零端，低電平常清零。時鐘1CLK由信號源方波發(fā)生器V2提供。為了便于察看，

31、可將時鐘信號1CLK、JK觸發(fā)器輸出信號Q和分別接邏輯分析儀的管腳1、2、3。 第8章 Multisim在數(shù)字邏輯電路中的應用 2) 觀測輸出經(jīng)過三個開關改動輸入數(shù)據(jù)，按對應開關的開關鍵符號，即可改動開關位置，從而改動輸入數(shù)據(jù)，電源V1和地分別表示數(shù)據(jù)1和0。(1) 改動開關J3，使1CLR=0，觀測清零，輸出波形如圖8-13所示?？梢娸敵鯭清零。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-13 輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應用 (2) 清零端1CLR=1，改動開關J1、J2，使J=K=0，輸出波形如圖8-13所示?？梢娸敵鯭堅持原態(tài)。(3) 清零端ICLR

32、=1，改動開關J1、J2，使J=0，K=1，輸出波形如圖8-13所示?？梢娸敵鯭置0。(4) 清零端1CLR=1，改動開關J1、J2，使J=1，K=0，輸出波形如圖8-14所示。可見輸出Q置1。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-14 J=1，K=0時的輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應用 (5) 清零端1CLR=1，改動開關J1、J2，使J=K=1，輸出波形如圖8-15所示?？梢娸敵鯭翻轉(zhuǎn)。 圖8-15 J=K=1時的輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應用 8.7 同步時序電路分析及設計同步時序電路分析及設計 時序電路的分析，就是根據(jù)

33、給定的時序邏輯電路的構(gòu)造，找出該時序電路在輸入信號及時鐘信號作用下，存儲電路形狀變化規(guī)律及電路的輸出，從而了解該時序電路所完成的邏輯功能。設計同步時序電路時，要根據(jù)詳細的邏輯問題要求，用盡能夠少的觸發(fā)器及門電路來實現(xiàn)電路。本節(jié)以同步時序電路的設計為例引見設計過程及仿真測試。第8章 Multisim在數(shù)字邏輯電路中的應用 例8.5 用JK觸發(fā)器設計一個五進制同步計數(shù)器，形狀轉(zhuǎn)移關系如下： 1) 原理(1) 五進制計數(shù)器有五個形狀，需求三位二進制數(shù)碼，因此需求三個JK觸發(fā)器。設三個JK觸發(fā)器的輸入為1J1K、2J2K、3J3K，輸出為Q3Q2Q1。 第8章 Multisim在數(shù)字邏輯電路中的應用

34、根據(jù)要求列出編碼形狀表如表8-3所示。 表表8-3 編碼形狀表編碼形狀表 Q3 Q2 Q1 1n3Q 1n2Q 1n1Q 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 第8章 Multisim在數(shù)字邏輯電路中的應用 用形狀方程法確定鼓勵方程。其形狀方程和鼓勵方程如下： ,323213QQQQQn233QKJ,1212QQQn,12QJ 1K2,121311QQQQQn,21QJ 31QK 第8章 Multisim在數(shù)字邏輯電路中的應用 檢查多余形狀的轉(zhuǎn)移情況如表8-4所示，這闡明三個多

35、余形狀都進入了主循環(huán)，電路可以自啟動。 表表8-4 多余形狀的轉(zhuǎn)移多余形狀的轉(zhuǎn)移 Q3 Q2 Q1 1n3Q1n2Q1n1Q 0 1 0 1 0 0 1 1 1 1 0 0 1 0 1 0 0 0 第8章 Multisim在數(shù)字邏輯電路中的應用 (2) 由形狀轉(zhuǎn)移關系可以求出鼓勵函數(shù)：1J=，1K=Q3，2J=Q1，2K=1，3J=3K=Q2。(3) JK觸發(fā)器74LS112D的邏輯符號如圖8-16中器件U1A、U1B、U2A所示，使能端R為置0端，S為置1端，且低電平有效。 2Q第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路(1) 在元(器)件庫中選三個JK觸發(fā)器74LS11

36、2D做記憶元件，選方波發(fā)生器做時鐘脈沖信號。電源V1設置為5 V。(2) 三個JK觸發(fā)器74LS112D從左至右依次為Q1、Q2、Q3，其使能端R、S均接1(V1)，1J接，1K接Q3，2J接Q1，2K接1，3J=3K接Q2。(3) 三個JK觸發(fā)器的時鐘信號都接在方波發(fā)生器 + 端以構(gòu)成同步計數(shù)。方波發(fā)生器V2設置電壓為5 V，頻率1 kHz。(4) 用邏輯分析儀顯示輸出。銜接電路如圖8-16所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 XLA1S1J1CLK1KR74LS112DU2A5615213U1B41011S2J2CLK2KR7965U1AS1J1CLK1KR74LS112

37、D74LS112DV21 kHz 5 VV15 V431215141213圖8-16 用JK觸發(fā)器設計的五進制同步計數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出三個JK觸發(fā)器74LS112D的輸出Q均接在邏輯分析儀上，以測試各觸發(fā)器的輸出。電路的輸出波形如圖8-17所示。由輸出波形可以看出Q3Q2Q1的形狀按000、001、010、101、110循環(huán)，從而構(gòu)成五進制同步計數(shù)器。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-17 輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應用 8.8 集成異步計數(shù)器及其運用集成異步計數(shù)器及其運用 不同型號的計數(shù)器，其功

38、能亦不盡一樣，其不同點表如今計數(shù)方式、計數(shù)規(guī)律、預置方式、復位方式、編碼方式等幾個方面。7490是一個二-五-十進制異步計數(shù)器，由一個二進制計數(shù)器和一個五進制異步計數(shù)器構(gòu)成。7490N的邏輯符號如圖8-18中的器件U3所示。INA是時鐘脈沖輸入端，與QA構(gòu)成一個二進制計數(shù)器。INB是時鐘脈沖輸入端，與QDQBQC構(gòu)成一個五進制計數(shù)器。R01、R02是異步清零控制端，且高電平有效，當R01、R02同時為高電平常清零。R91、R92是異步置9控制端，且高電平有效，當R91、R92同時為高電平常置9。經(jīng)過簡單的外部銜接可以構(gòu)成十進制計數(shù)器。由于7490D有8421BCD碼和5421BCD碼兩種接法，

39、因此產(chǎn)生清零脈沖和置9脈沖的譯碼電路是不同的。假設需求構(gòu)成10以內(nèi)其他進制計數(shù)器，只需把計數(shù)輸出加上適當門電路反響到R01、R02、R91和R92即可。 第8章 Multisim在數(shù)字邏輯電路中的應用 例8.6 用7490N構(gòu)成一個8421BCD碼十進制計數(shù)器。1) 原理 計數(shù)輸入端 INA接外來時鐘，將計數(shù)輸入端INB和QA相連，QD為高位輸出，QA為低位輸出，那么構(gòu)成8421BCD碼計數(shù)器。由7490N的功能可知：R01、R02兩個置零輸入端同時接高電平1(VCC)時，計數(shù)器清零；R91、R92兩個置9輸入端同時接高電平1(VCC)時，計數(shù)器置9。構(gòu)成十進制計數(shù)器時，將R01、R02、R9

40、1、R92全接低電位。 第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中計數(shù)器7490N。(2) 取方波信號作為時鐘計數(shù)輸入。雙擊信號發(fā)生器圖標，設置電壓V2為5 V，頻率為0.1 kHz。 (3) 在元(器)件庫中單擊顯示器件選中帶譯碼的七段LED數(shù)碼管U4，管腳4接QD，管腳3接QC，管腳2接QB，管腳1接QA。7490N構(gòu)成的8421BCD碼十進制計數(shù)器電路如圖8-18所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 U4DCD_HEXU3129118INB1672INA1437490N4321QAQBQDQCR

41、91R92R01R02V20.1 kHz 5V圖8-18 用7490N構(gòu)成的十進制計數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出(1) 啟動仿真開關，數(shù)碼管循環(huán)顯示0，1，2，3，4，5，6，7，8，9。調(diào)整計數(shù)脈沖頻率，可改動數(shù)碼管顯示速度。(2) 也可以用邏輯分析儀測試電路的輸出波形來驗證分析的結(jié)果。邏輯分析儀測試的電路的輸出波形如圖8-19所示，顯然輸出也按0000、0001、0010、0011、0100、0101、0110、0111、1000、1001的順序循環(huán)，構(gòu)成8421BCD碼十進制計數(shù)器。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-19 邏輯

42、分析儀測試的電路的輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應用 例8.7 用7490N實現(xiàn)模54計數(shù)器。1) 原理實現(xiàn)模54計數(shù)器需用兩片7490N。當采用兩片7490N級連時，可以構(gòu)成一百進制計數(shù)器。然后利用清零端R01、R02或利用置9端R91、R92，去掉46(9954)個多余形狀，電路銜接的方法有很多。也可以分解成M=54=69，構(gòu)成異步電路。下面我們以利用異步清零構(gòu)成電路為例進展仿真，其他電路留給讀者自行設計、仿真。 第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路(1) 需求選擇兩片7490N計數(shù)器，7490N U7為個位，7490N U6為十位，7490

43、N U7、7490N U6兩個置9輸入端R91、R92計數(shù)輸出時全接低電位。INA為計數(shù)輸入，將INB和QA相連，那么QD為高位輸出，QA為低位輸出，先將個位、十位全部構(gòu)成8421BCD碼十進制計數(shù)器。(2) 時鐘脈沖取方波信號輸出，接7490N U7(個位)計數(shù)輸入端INA，7490N U7(個位)的QD接7490N U6(十位)計數(shù)輸入端INA，構(gòu)成8421BCD碼一百進制計數(shù)器。 第8章 Multisim在數(shù)字邏輯電路中的應用 (3) 7490N U7、 7490N U6兩個清零輸入端R01、R02接清零信號。由于7490N是異步清零，所以當7490N U6(高位)QDQCQBQA=01

44、01，7490N U7(低位)QDQCQBQA=0100時取清零信號。與門U2取U6(高位)QCQA和U7(低位)QC之與。 (4) 在顯示器件庫中選用兩個帶譯碼的七段LED數(shù)碼管U8和U9。管腳4接QD，管腳3接QC，管腳2接QB，管腳1接QA。7490N實現(xiàn)模54計數(shù)器電路，如圖8-20所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 U7QA12QB9QD11QC8INB1R916R927R012INA14R0237490NV2 1 kHz 5 VU8DCD_HEX4 3 2 1U9DCD_HEX4 3 2 1U2AND3&QA12QB9QD11QC8INB1R916R927R01

45、2INA14R023U67490N圖8-20 7490N實現(xiàn)模54計數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出啟動仿真開關，兩只數(shù)碼管U8、U9循環(huán)顯示00，01，02，03，53。調(diào)整計數(shù)脈沖頻率，可改動顯示頻率。改動與門U2的輸入，可改動計數(shù)器的模值。 第8章 Multisim在數(shù)字邏輯電路中的應用 8.9 集成同步計數(shù)器及其運用集成同步計數(shù)器及其運用 集成同步計數(shù)器74LS160(異步清零)、74LS162(同步清零)為十進制計數(shù)器，74LS161(異步清零)、74LS163(同步清零)為四位二進制計數(shù)器，它們都是邊沿觸發(fā)的同步加法計數(shù)器。CLR為清零端，LOA

46、D為置數(shù)端，普通均以低電平為有效電平。假設需求構(gòu)成其他進制計數(shù)器，只需把計數(shù)輸出加上適當門電路反響到異步清零端CLR或同步置數(shù)LOAD即可。 第8章 Multisim在數(shù)字邏輯電路中的應用 例8.8 用四位二進制計數(shù)器74163N構(gòu)成十進制計數(shù)器。1) 原理74163N為同步清零、同步預置的同步四位二進制計數(shù)器。74163N的邏輯符號如圖8-21中器件U1所示。CLR為同步清零端；LOAD為同步置數(shù)端；ENT、ENP為計數(shù)控制端，且高電平為有效電平；D、C、B、A為預置數(shù)據(jù)輸入端；QDQCQBQA為輸出端，RCO為進位端，且逢十六進一。 第8章 Multisim在數(shù)字邏輯電路中的應用 U2A7

47、4LS00D213U1CLRLOADENTCLKENPRCOABCDQDQCQBQA74163N14131211156543271091VCC5 VU3 DCD_HEX4321V1 0.1 kHz 5 V&圖8-21 74163N構(gòu)成的十進制計數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路(1) 在元(器)件庫中選中74163N，再利用同步置數(shù)的LOAD構(gòu)成十進制計數(shù)器，故取清零端CLR、計數(shù)控制端ENP、ENT接高電平1(VCC)。(2) 取方波信號作為時鐘計數(shù)輸入。雙擊信號發(fā)生器圖標，設置電壓V1為5 V，頻率為0.1 kHz。(3) 送數(shù)端LOAD同步作用，設并行數(shù)

48、據(jù)輸入DCBA=0000，LOAD取QDQA的與非，當QDQCQBQA=1001時，LOAD=0，等待下一個時鐘脈沖上升沿到來，將并行數(shù)據(jù)DCBA=0000置入計數(shù)器。(4) 在元(器)件庫中單擊顯示器件選中帶譯碼的七段LED數(shù)碼管U3。銜接電路如圖8-21所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出啟動仿真開關，數(shù)碼管循環(huán)顯示0，1，2，3，4，5，6，7，8，9。仿真輸出也可以用邏輯分析儀察看。雙擊信號發(fā)生器圖標，頻率改為1 kHz。將74163N時鐘輸入CLK、輸出QAQBQCQD及RCO進位從上到下依次接邏輯分析儀，雙擊邏輯分析儀圖標，電路輸出波形如圖8-22

49、所示。顯然輸出QDQCQBQA按0000、0001、0010、0011、0100、0101、0110、0111、1000、1001循環(huán)，且QDQCQBQA=1001時，RCO無進位輸出。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-22 邏輯分析儀的輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應用 例8.9 用兩塊集成計數(shù)器74160N實現(xiàn)六十進制計數(shù)器74160N的邏輯符號如圖8-23中器件U14、U13所示。CLR為異步清零端；LOAD為同步置數(shù)端，且均低電平為有效電平；ENT、ENP為計數(shù)控制端，且高電平為有效電平；D、C、B、A為預置數(shù)據(jù)輸入端；QDQCQBQA為輸出

50、端；RCO為進位端，且逢十進一。 第8章 Multisim在數(shù)字邏輯電路中的應用 DCD_HEXDCD_HEX4 3 2 14 3 2 1&NAND4U1515U14 CLR LOAD191072RCOENTENPCLK14131211QAQBQDQC3456ABCD CLR LOADRCOENTENPCLKQAQBQDQCABCD15U1314131211VCC5 V1000 Hz 5V V1191072345674160N74160N圖8-23 六十進制計數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應用 1) 原理74160N為異步清零、同步預置的十進制計數(shù)器。實現(xiàn)模60計數(shù)器，需用兩

51、片74160N。當采用兩片74160N級連時，可以構(gòu)成一百進制計數(shù)器。然后利用異步清零端CLR或利用同步置數(shù)LOAD，去掉40(100-60)個多余形狀，電路銜接的方法有很多。也可以分解成M=60=610，構(gòu)成異步電路。下面我們以利用同步置數(shù)LOAD構(gòu)成電路為例進展仿真，其他電路留給讀者自行設計、仿真。 第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路(1) 在器件庫中選中兩個74160N，其中U13為低位，U14為高位。U13(低位)的清零端CLR和計數(shù)控制端ENP、ENT接高電平(VCC)。U14(高位)的清零端CLR接高電平(VCC)。U14(高位)計數(shù)控制端ENP、ENT

52、應接74160N U13(低位)進位輸出RCO端，構(gòu)成8421BCD碼一百進制計數(shù)器。(2) 時鐘脈沖取方波信號V5作為74160N U13(低位)的計數(shù)輸入，CLK=1 kHz。 第8章 Multisim在數(shù)字邏輯電路中的應用 (3) 由于送數(shù)端LOAD同步作用，U14(高位)和U13(低位)輸入端的數(shù)據(jù)DCBA都取0000，LOAD取U14(高位)QCQA和U13(低位)QDQA的與非，即當U14(高位)QDQCQBQA=0101，U13(低位)QDQCQBQA=1001時，LOAD=0，下一個時鐘脈沖上升沿到來，計數(shù)器置入并行數(shù)據(jù)0000,0000。 (4) 用兩個帶譯碼七段LED數(shù)碼管

53、接QDQCQBQA。由74160N構(gòu)成的六十進制計數(shù)器如圖8-23所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出啟動仿真開關，數(shù)碼管循環(huán)顯示00，01，59。 第8章 Multisim在數(shù)字邏輯電路中的應用 8.10 移位存放器及其運用移位存放器及其運用 例8.10 用74194N構(gòu)成反響移位型序列信號發(fā)生器。1) 原理74194N是4位通用移位存放器，具有左移、右移、并行置數(shù)、堅持、去除等多種功能。74194N的邏輯符號如圖8-24中器件U4所示。CLR為異步清零端，且低電平有效，SR為右移串行數(shù)據(jù)輸入端，SL為左移串行數(shù)據(jù)輸入端，D、C、B、A為預置數(shù)據(jù)輸入端，QA

54、QBQCQD為輸出端。任務方式由S1S0控制：異步清零輸入端CLR=1(VCC)，當S1S0=10時，在時鐘脈沖CLK上升沿作用下，實現(xiàn)左移位操作；當S1S0=01時，在時鐘脈沖CLK上升沿作用下，實現(xiàn)右移位操作；當S1S0=00時，不實現(xiàn)移位操作，處于堅持形狀；當S1S0=11時，在時鐘脈沖CLK上升沿作用下，實現(xiàn)送數(shù)操作。 第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路(1) 在元器件庫中選中74194N。(2) 時鐘脈沖輸入取頻率f=1 kHz的方波信號。(3) 在元(器)件庫中選中數(shù)選器74153N，用它實現(xiàn)反響函數(shù)。對74153N進展如下設置：使能端EN接地；數(shù)據(jù)輸入

55、0端接1，數(shù)據(jù)輸入1端接QD，數(shù)據(jù)輸入2端接1，數(shù)據(jù)輸入3端接0；地址1端接QA，地址0端接QC；數(shù)選器74153N輸出1Y(7端)作為反響函數(shù)送到左移串行輸入端SL。 第8章 Multisim在數(shù)字邏輯電路中的應用 (4) 74194N輸出QAQBQCQD從上到下依次接邏輯分析儀。電路如圖8-24所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 01G03MUXEN012379U374153N165431510111213151413121374194NCLRS0S1CLKSRABCDSLQAQBQCQD234567U4XLA2VCC5 V214V3 1 kHz 5 VV45 V191

56、011圖8-24 反響移位型序列信號發(fā)生器 第8章 Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出啟動仿真開關，雙擊邏輯分析儀圖標，察看輸出波形，如圖8-25所示。由電路輸出波形可知：QA、QB、QC、QD輸出的序列全按100111循環(huán)，只是初始相位不同，且QAQBQCQD依次實現(xiàn)左移位操作。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-25 輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應用 8.11 電阻網(wǎng)絡電阻網(wǎng)絡DAC設計設計 數(shù)/模轉(zhuǎn)換就是把在時間上和幅度上離散的數(shù)字量轉(zhuǎn)換為延續(xù)變化的模擬量(電流或電壓)，實現(xiàn)這一轉(zhuǎn)換的電路或器件稱作數(shù)/模轉(zhuǎn)換器，又稱D/A轉(zhuǎn)

57、換器(DAC)。例8.11 用T型電阻網(wǎng)絡設計一個DAC。1) 原理四位T型電阻網(wǎng)絡D/A轉(zhuǎn)換器假設Rf=3R, Vo可表示為 )D2D2D2D2(V21V00112233R4o第8章 Multisim在數(shù)字邏輯電路中的應用 四位倒T型R-2R電阻網(wǎng)絡DAC中同樣也只需R和2R兩種阻值，其電路特點為：基準電壓為-VR；Di=1時電流流向運算放大器，Di=0時電流流向地。電源所提供的電流是恒定的。假設Rf=R由倒T型電阻網(wǎng)絡得出，那么 )DD2D4D8(2V)DD2D4D8(16RRVV01234R0123fRo第8章 Multisim在數(shù)字邏輯電路中的應用 2) 創(chuàng)建電路 (1) 在元(器)件

58、庫中單擊Basic(根本元器件)，再單擊電阻，R1、R2、R3取1 kohm，R10、R11、R12、R13、R14、R15取2 kohm。(2) DAC輸入D3、D2、D1、D0由字信號發(fā)生器產(chǎn)生。接近運放U1的數(shù)據(jù)為高位(D3)接字信號發(fā)生器高位(3端)。電路如圖8-26所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 123U1XSC1XWG1R102 kohmR11 kohmT RXXXX00001501631R112 kohmR122 kohmR21 kohmR132 kohmR142 kohmR31 kohmR152 kohmA BTG圖8-26 T型電阻網(wǎng)絡DAC 第8章

59、Multisim在數(shù)字邏輯電路中的應用 3) 觀測輸出啟動仿真開關，雙擊字信號發(fā)生器圖標，設置參數(shù)，經(jīng)過字信號發(fā)生器的輸入數(shù)據(jù)為00000111遞增。雙擊示波器圖標，觀測輸出波形為階梯形波，如圖8-27所示。 第8章 Multisim在數(shù)字邏輯電路中的應用 圖8-27 T型電阻網(wǎng)絡DAC構(gòu)成的梯形波發(fā)生器 第8章 Multisim在數(shù)字邏輯電路中的應用 8.12 555定時器及其運用定時器及其運用 555定時器有TTL型和CMOS型兩類產(chǎn)品，它們的功能和外部引腳陳列完全一樣。LM555H定時器的邏輯符號如圖8-28中的器件U1所示。管腳1為接地端GND。管腳2為低電平觸發(fā)輸入端TRI。該端電平

60、低于VCC/3(或VCO/2)時，輸出Q為高電平。管腳3為輸出端OUT。 第8章 Multisim在數(shù)字邏輯電路中的應用 管腳4為復位端RST。RST0時，Q0。管腳5為控制電壓輸入端CON。管腳6為高電平觸發(fā)端THR。該端電平高于2VCO/3 (或VCO)時，輸出Q為低電平。管腳7為放電端DIS。管腳8為電源VCC。當管腳5外接控制電壓VCO時，管腳6的比較電壓為VCO，管腳2的比較電壓為VCO/2。 第8章 Multisim在數(shù)字邏輯電路中的應用 例8.12 利用LM555H定時器設計多諧振蕩器。1) 原理當LM555H定時器按圖8-28所示電路銜接時，就構(gòu)成了自激多諧振蕩器，其中R1和R