1、Diva驗(yàn)證工具使用說(shuō)明： 按照排出所需的掩模版圖，然后就可以在Cadence環(huán)境下用Virtuoso這個(gè)工具來(lái)進(jìn)行版圖編輯。版圖編輯要根據(jù)一定的設(shè)計(jì)規(guī)則來(lái)進(jìn)行，也就是要通過(guò)DRC（Design Rule Checker）檢查。編輯好的版圖通過(guò)了設(shè)計(jì)規(guī)則的檢查后，有可能還有錯(cuò)誤，這些錯(cuò)誤不是由于違反了設(shè)計(jì)規(guī)則，而是可能與實(shí)際線(xiàn)路圖不一致。版圖中少連了一根鋁線(xiàn)這樣的小毛病對(duì)整個(gè)芯片來(lái)說(shuō)是致命的，所以編輯好的版圖還要通過(guò)LVS（Layout Versus Schematic）驗(yàn)證。同時(shí)，編輯好的版圖通過(guò)寄生參數(shù)提取程序來(lái)提取出電路的寄生參數(shù)，電路仿真程序可以調(diào)用這個(gè)數(shù)據(jù)來(lái)進(jìn)行后模擬。下面的框圖可以

2、更好的理解這個(gè)流程。圖 1 IC后端工作流程驗(yàn)證工具有很多，我們采用的是Cadence環(huán)境下的驗(yàn)證工具集DIVA，下面介紹DIVA驗(yàn)證文件的編輯和驗(yàn)證工具的應(yīng)用。 DIVA是Cadence軟件中的驗(yàn)證工具集，用它可以找出并糾正設(shè)計(jì)中的錯(cuò)誤。Diva可以處理物理版圖和準(zhǔn)備好的電氣數(shù)據(jù)，從而進(jìn)行版圖和線(xiàn)路圖的對(duì)查（LVS）。用Diva可以在設(shè)計(jì)的時(shí)期就進(jìn)行檢查，盡早發(fā)現(xiàn)錯(cuò)誤并互動(dòng)地把錯(cuò)誤顯示出來(lái)，有利于及時(shí)發(fā)現(xiàn)錯(cuò)誤所在，易于糾正。 DIVA工具集包括以下部分：1 設(shè)計(jì)規(guī)則檢查（iDRC）2 版圖寄生參數(shù)提?。╥LPE）3 寄生電阻提取（iPRE）4 電氣規(guī)則檢查（iERC）5 版圖與線(xiàn)路圖比較程序

3、（iLVS）Diva的各個(gè)組件之間是互相聯(lián)系的，有時(shí)候一個(gè)組件的執(zhí)行要依賴(lài)另一個(gè)組件先執(zhí)行。例如：要執(zhí)行LVS就先要執(zhí)行DRC等。在Cadence系統(tǒng)中，Diva集成在版圖編輯程序Virtuoso和線(xiàn)路圖編輯程序Composer中，在這兩各環(huán)境中都可以激活Diva。要運(yùn)行Diva前，還要準(zhǔn)備好規(guī)則驗(yàn)證的文件。可以把這個(gè)文件放在任何目錄下，這些規(guī)則文件的寫(xiě)法下面專(zhuān)門(mén)會(huì)進(jìn)行說(shuō)明，也會(huì)給出例子。這些文件有各自的默認(rèn)名稱(chēng)，如：做DRC時(shí)的文件應(yīng)以divaDRC.rul命名，版圖提取文件以divaEXT.rul命名。做LVS時(shí)規(guī)則文件應(yīng)以divaLVS.rul命名。第一節(jié) 規(guī)則文件的編寫(xiě)設(shè)計(jì)規(guī)則檢查文件

4、編寫(xiě)下面結(jié)合TOP223工藝的設(shè)計(jì)規(guī)則，來(lái)簡(jiǎn)介diva規(guī)則文件的基本語(yǔ)法。3uN阱硅柵高壓BICMOS設(shè)計(jì)規(guī)則（部分） 設(shè)計(jì)規(guī)則1.an阱n阱的最小寬度10u1.b阱與阱的最小間距13u2.ap-p-最小寬度3u2.bp-之間的最小間距4u2.cp-到n阱的最小間距(outside nwell)2u2.dp-到n阱的最小間距(inside nwell)1u3.a有源區(qū)有源區(qū)的最小寬度3u3.b有源區(qū)之間的最小間距3u3.cp有源區(qū)到N阱的最小間距(outside nwell)7u3.dn有源區(qū)到N阱的最小間距(outside nwell)7u3.ep有源區(qū)到N阱的最小間距(inside nwe

5、ll)2u 3.f n有源區(qū)到N阱的最小間距(inside nwell)6u5.aDPDP的最小寬度6u5.bDP到n阱的最小間距2u5.cDP到集電區(qū)的最小間距4u5.dDP到發(fā)射區(qū)的最小間距2u7.a多晶硅poly的最小寬度(作連線(xiàn)或電阻)3u7.bpoly之間的最小間距3u7.c在場(chǎng)區(qū)上露頭2u7.d場(chǎng)區(qū)上多晶至有源區(qū)2u 7.e 有源區(qū)內(nèi)多晶至有源區(qū)邊界1.5u8.ap+p+最小寬度3u8.bp+之間的最小間距2u9.an+n+最小寬度3u9.bn+之間的最小間距2u10.a接觸孔接觸孔的最小寬度4u10.b接觸孔之間的最小間距2u10.c有源區(qū)包接觸孔1.5u10.d多晶硅內(nèi)引線(xiàn)孔至

6、有源區(qū)3.5u10.e有源區(qū)內(nèi)引線(xiàn)孔至多晶硅2.0u 10.f多晶硅蓋引線(xiàn)孔1.5u11.aAl鋁條最小寬度4u11.b鋁條之間最小間距2u11.c鋁包孔1.5u12.a壓點(diǎn)壓點(diǎn)最小寬度100u12.b壓點(diǎn)之間最小間距50u12.c鋁包壓點(diǎn)5u工藝層次的定義：No.Process SequenceMask Name1.NwellNT2.P- FieldLP3.Active AreaTO 5Deep P+DP 7Poly1GT 8P+ S/DP+ 9N+ S/DN+ 10ContactW1 11MetalA1 12PADCP （注意：上面版圖Mask Name和實(shí)際系統(tǒng)中技術(shù)文件中定義的有區(qū)別，

7、Mask Name 是可以更改，但是規(guī)則文件中的引用的Mask Name要和技術(shù)文件中定義的一致。）結(jié)合上面的規(guī)則，編寫(xiě)如下diva規(guī)則文件，取名為divaDRC.rul。第一節(jié)包括很多的geomOr（ ）語(yǔ)句，括號(hào)中雙引號(hào)內(nèi)的字都是在版圖設(shè)計(jì)中用到的物理層次，geomOr( )語(yǔ)句的目的是把括號(hào)里的層次合并起來(lái)，也就是或的關(guān)系。利用這些原始層次的“與或非”關(guān)系可以生成設(shè)計(jì)規(guī)則檢查所需要的額外層次（文件中的分號(hào)引導(dǎo)注釋行）：；TOP223的規(guī)則檢查drcExtractRules(bkgnd = geomBkgnd()NT = geomOr( "NT" ) ；N阱，假設(shè)技術(shù)文

8、件中以”NT”為名。TO = geomOr( "TO" ) ；有源區(qū),GT = geomOr( "GT" ) ；多晶硅W1 = geomOr( "W1" ) ；接觸孔A1 = geomOr( "A1" ) ；鋁線(xiàn)下面這個(gè)語(yǔ)句相當(dāng)于一個(gè)條件轉(zhuǎn)移語(yǔ)句，當(dāng)有drc這個(gè)命令，執(zhí)行下面的規(guī)則，否則跳轉(zhuǎn)到下一個(gè)命令。ivIf( switch( "drc?" ) then在設(shè)計(jì)規(guī)則檢查中，主要的語(yǔ)句就是drc（）了。先簡(jiǎn)單介紹一下這個(gè)語(yǔ)句的語(yǔ)法。outlayer=drc(inlayer1 inlayer2 f

9、unction modifiers ) outlayer表示輸出層，如果定義（給出）輸出層，則通過(guò)drc檢查的出錯(cuò)圖形就可以保存在該輸出層中。此時(shí)，如果沒(méi)有modifiers選項(xiàng)，則保存的是原始的圖形。如果在modifiers選項(xiàng)中定義了修改方式，那么就把修改后的結(jié)果保存在輸出層中。如果沒(méi)有定義outlayer層，出錯(cuò)的信息將直接顯示在出錯(cuò)的原來(lái)層次上。 Inlayer1和inlayer2是代表要處理的版圖層次。有些規(guī)則規(guī)定的是只對(duì)單一層次的要求，比如接觸孔的寬度。那么可以只有inlayer1。而有些規(guī)則定義的是兩個(gè)層次之間的關(guān)系，如接觸孔和鋁線(xiàn)的距離，那么要注明這兩個(gè)層次。 Function

10、中定義的是實(shí)際檢查的規(guī)則，關(guān)鍵字有sep（不同圖形之間的間距）, width, enc（露頭）, ovlp(過(guò)覆蓋), area, notch（挖槽的寬度）等。關(guān)系有>, <, >=, <=, =等。結(jié)合起來(lái)就是：sep<3, width<4, 1<enc<5 等關(guān)系式。 例如 drc( GT (width < 3) "Poly width < 3.0 " )上面已經(jīng)提到GT表示多晶硅，在此例中，沒(méi)有outlayer的定義，也沒(méi)有modifiers的定義，所以發(fā)現(xiàn)的錯(cuò)誤都直接顯示在GT層上。例子中，inlayer就

11、是GT，檢查的只是多晶硅層的規(guī)則，function是width<3，表示寬度小于3微米。所以上面這句的執(zhí)行結(jié)果就是把多晶硅層中寬度小于3的圖形當(dāng)做錯(cuò)誤輸出。后面引號(hào)中的信息起到說(shuō)明提示作用，需要時(shí)可以查詢(xún)，對(duì)查錯(cuò)沒(méi)有實(shí)際意義。；POLY RULESdrc( GT (width < 3) "Poly width < 3.0 " ) 對(duì)應(yīng)規(guī)則7.adrc( GT(sep< 3) "Poly to Poly spacing < 3.0") 對(duì)應(yīng)規(guī)則7.bdrc(GT TO (enc<2) "Poly Overhan

12、g out of Active into Field<2.0")對(duì)應(yīng)規(guī)則7.c因?yàn)橐?guī)則的不同，有時(shí)要分開(kāi)有源區(qū)上和場(chǎng)區(qū)上的多晶硅，下面兩個(gè)語(yǔ)句產(chǎn)生兩種不同的層次。geomAnd（）把括號(hào)內(nèi)層次“與”之后再賦給前面的新層次, geomAndNot（）是把括號(hào)內(nèi)層次“與非”之后再賦給前面的新層次。gate 層是有源區(qū)上的多晶硅，connect層是場(chǎng)區(qū)上的多晶硅。gate = geomAnd( GT TO )connect = geomAndNot( GT TO )drc( connect TO ( sep < 2.0) " Field Poly to Active

13、spacing < 2.0") 對(duì)應(yīng)規(guī)則7.ddrc( gate TO (sep < 1.5) " Active Poly to Active spacing < 1.5") 對(duì)應(yīng)規(guī)則7.e; CONTACT RULES下面saveDerived 語(yǔ)句輸出壞的接觸孔圖形到錯(cuò)誤層中。下面第一個(gè)句子輸出不在有源區(qū)或多晶硅層內(nèi)的接觸孔，第二個(gè)句子輸出沒(méi)有被金屬覆蓋的接觸孔。saveDerived( geomAndNot( W1 geomOr( TO GT ) ) "Contact not inside Active or Poly"

14、 )saveDerived( geomAndNot( W1 A1 ) "Contacts not covered by Metal" )drc( W1 width < 4.0 "Contact width < 4.0" ) 對(duì)應(yīng)規(guī)則10.adrc( W1 sep < 2.0 "Contact to Contact spacing < 2.0" ) 對(duì)應(yīng)規(guī)則10.bdrc( TO W1 enc < 1.5 "Contact inside Active < 1.5" ) 對(duì)應(yīng)規(guī)則10

15、.c同上，下面的兩個(gè)語(yǔ)句區(qū)分多晶硅中的接觸孔和有源區(qū)中的接觸孔。Wactive = geomAnd( W1 TO )Wpoly = geomAnd( W1 GT )drc( Wpoly TO sep < 3.5 "Contact on Poly to Active Space<3.5") 對(duì)應(yīng)規(guī)則10.ddrc( Wactive GT sep < 2.0 "Contact on Active to Poly Space<2.0") 對(duì)應(yīng)規(guī)則10.edrc( GT W1 enc < 1.5 "Contact insi

16、de Poly < 1.5" ) 對(duì)應(yīng)規(guī)則10.fdrc( A1 W1 enc < 1.5 "Contact inside Metal1 < 1.5" ) 對(duì)應(yīng)規(guī)則11.c上面已經(jīng)基本上說(shuō)明了diva工具中DRC文件的寫(xiě)法，由于篇幅的原因這里無(wú)法對(duì)全部規(guī)則都給于說(shuō)明。版圖提取文件介紹上面已經(jīng)提到，通過(guò)DRC的版圖還需要進(jìn)行LVS也就是版圖和線(xiàn)路圖比較。實(shí)際上就是從版圖中提取出電路的網(wǎng)表來(lái)，再與線(xiàn)路圖的網(wǎng)表比較。那么第一步就是描述提取的規(guī)則，也就是寫(xiě)diva的extract文件。下面介紹TOP223版圖的提取規(guī)則。；EXTRACT RULES FO

17、R TOP223drcExtractRules(下面這個(gè)語(yǔ)句相當(dāng)于一個(gè)條件轉(zhuǎn)移語(yǔ)句，當(dāng)有extract這個(gè)命令，執(zhí)行下面的規(guī)則，否則跳轉(zhuǎn)到下一個(gè)命令。ivIf( switch( "extract?" ) then下面這一段與前面DRC文件近似，為層次定義。值得注意的是，象p+這樣的層次名在版圖編輯環(huán)境中是合法的，但是在diva中卻不行，要用p+來(lái)代替(在前面DRC文件中也是如此)。NT = geomOr( "NT" ) ；N阱TO = geomOr( "TO" ) ；有源區(qū)GT = geomOr( "GT" ) ；

18、多晶硅P+= geomOr( "P+" ) ；P+注入N+= geomOr( "N+" ) ；N+注入W1 = geomOr( "W1" ) ；接觸孔A1 = geomOr( "A1" ) ；鋁線(xiàn)接下來(lái)這一段中，用邏輯關(guān)系生成了提取所需的新的提取層。在提取中用來(lái)器件識(shí)別和表示連接關(guān)系。pwell = geomAndNot( bkgnd NT )pdiff = geomAnd( TO P+ )ndiff = geomAnd( TO N+ )pgate = geomAnd( GT pdiff )ngate = geom

19、And( GT ndiff )psd = geomAndNot( pdiff GT )nsd = geomAndNot( ndiff GT )ptap = geomAnd( pwell psd )ntap = geomAnd( NT nsd )geomConnect語(yǔ)句定義的是層次之間的連接關(guān)系。通過(guò)它把不同層次連接起來(lái)，構(gòu)成完整的網(wǎng)表。geomConnect(via( W1 psd nsd GT A1 )via( ntap NT nsd )via( ptap pwell psd )extractDevice 語(yǔ)句定義電路中用到的元器件，這是提取文件中的關(guān)鍵語(yǔ)句。語(yǔ)法說(shuō)明如下：extractD

20、evice( reclayer termlayer model physical )其中reclayer是識(shí)別層，它應(yīng)該是后來(lái)通過(guò)邏輯關(guān)系生成的提取層，這個(gè)層上的每一個(gè)圖形都會(huì)被當(dāng)作是一個(gè)元器件。Termlayer是端口層，它表示的是元器件的端口，一定要是可以連接的層次。具體的端口定義因元器件而異。Model指的是元器件的類(lèi)型，與端口要對(duì)應(yīng)。extractDevice( pgate (GT "G")(psd "S" "D")(NT "B")"pfet ivpcell" )extractDevic

21、e( ngate (GT "G")(nsd "S" "D")(pwell "B")"nfet ivpcell" )下面saveInterconnect 這個(gè)命令把連接的層次寫(xiě)到提取出來(lái)的網(wǎng)表中，那么在做LVS時(shí)，可以與線(xiàn)路圖中的網(wǎng)表互相對(duì)比。saveInterconnect( nsd psd GT W1 A1 )saveRecognition 這個(gè)命令將提取產(chǎn)生的可以識(shí)別的圖形保存下來(lái)。通常和extractDevice語(yǔ)句中的識(shí)別層一致。saveRecognition( ngate "

22、ngate" )saveRecognition( pgate "pgate" )LVS文件介紹 接下來(lái)，就是LVS檢查了。在diva中，由于版圖提取在extract中就已經(jīng)完成，在LVS文件中，相對(duì)就比較簡(jiǎn)單。只需進(jìn)行網(wǎng)表比較，參數(shù)比較，以及把一些并聯(lián)或串聯(lián)的元器件歸并等。所以這一部分文件不會(huì)因?yàn)楣に噷哟尾煌泻艽蟛煌?，可以根?jù)范本做少許改動(dòng)既可。所以這一部分規(guī)則的語(yǔ)法這里就不介紹了。第二節(jié) DIVA的用法 編輯好的驗(yàn)證文件都存在.exporthomeliangTOP223下，文件名分別是divaDRC.rul、divaEXT.rul、divaLVS.rul。有

23、了這三個(gè)文件就可以進(jìn)行版圖驗(yàn)證了。下面基本上是以一個(gè)D觸發(fā)器為例子來(lái)進(jìn)行說(shuō)明。圖2 DRC菜單窗口例子：假如在test庫(kù)下新建一個(gè)叫dff的版圖文件，在編輯文件的同時(shí)就可以進(jìn)行DRC檢查。在virtuoso版圖編輯環(huán)境中。單擊Verify菜單，上面提到的DIVA工具都集成在這個(gè)菜單下。先介紹設(shè)計(jì)規(guī)則檢查DRC，單擊第一個(gè)子菜單DRC就會(huì)彈出DRC的對(duì)話(huà)框。如下：Checking Method指的是要檢查的版圖的類(lèi)型。Flat 表示檢查版圖中所有的圖形，對(duì)子版圖塊不檢查。（與電路圖中類(lèi)似，最上層電路由模塊組成，而模塊由小電路構(gòu)成。有些復(fù)雜的版圖也是如此）Hierarchical利用層次之間的結(jié)構(gòu)

24、關(guān)系和模式識(shí)別優(yōu)化，檢查電路中每個(gè)單元塊內(nèi)部是否正確。hier w/o optimization 利用層次之間的結(jié)構(gòu)關(guān)系而不用模式識(shí)別優(yōu)化，來(lái)檢查電路中每個(gè)單元塊。Checking Limit 可以選擇檢查哪一部分的版圖Full 表示查整個(gè)版圖Incremental 查自從上一次DRC檢查以來(lái)，改變的版圖。by area 是指在指定區(qū)域進(jìn)行DRC檢查。一般版圖較大時(shí)，可以分塊檢查。 如果選擇這種方式后，Coordinate 這個(gè)輸入框就變?yōu)榭奢斎??？梢栽谶@個(gè)框內(nèi)輸入坐標(biāo)，用矩形的左下角和右上角的坐標(biāo)來(lái)表示。格式為：12599:98991 115682:194485或者先單擊Sel by Cur

25、sor,然后用鼠標(biāo)在版圖上選中一個(gè)矩形，這個(gè)輸入框也會(huì)出現(xiàn)相應(yīng)的坐標(biāo)。如果不出現(xiàn)可以多選幾次。Switch Names Run-Specific Command File Inclusion Limit 上面的幾項(xiàng)并不是必需的，可以根據(jù)默認(rèn)設(shè)定。Echo Commands 選上時(shí)在執(zhí)行DRC的同時(shí)在CIW窗口中顯示DRC文件。Rules File 指明DRC規(guī)則文件的位置，如果指明了一個(gè)規(guī)則庫(kù)，（相當(dāng)于文件夾，）在這里指明文件的名字。Rules Library 這里選定規(guī)則文件在哪個(gè)庫(kù)里。Machine 指明在哪臺(tái)機(jī)器上運(yùn)行DRC命令。local 表示在本機(jī)上運(yùn)行。對(duì)于我們來(lái)說(shuō)，是在本機(jī)運(yùn)行的

26、，選local。remote 表示在遠(yuǎn)程機(jī)器上運(yùn)行。Remote Machine Name 遠(yuǎn)程機(jī)器的名字。 在填好規(guī)則文件的庫(kù)和文件名后，根據(jù)實(shí)際情況填好Checking Method 和Checking Limit就可以單擊OK運(yùn)行。這時(shí)可以在CIW窗口看到運(yùn)行的信息，同時(shí)在版圖上也會(huì)出現(xiàn)發(fā)亮的區(qū)域（如果有錯(cuò)誤）。錯(cuò)誤在版圖文件中可以看到，另外也可以選擇Verify-Markers-Find菜單來(lái)幫助找錯(cuò)。單擊菜單后會(huì)彈出一個(gè)窗口，在這個(gè)窗口中單擊apply就可以顯示第一個(gè)錯(cuò)誤。這個(gè)窗口較簡(jiǎn)單，大家看一下，再試幾次就可以了。同樣，可以選擇Verify-Markers-Explain來(lái)看錯(cuò)誤

27、的原因提示。選中該菜單后，用鼠標(biāo)在版圖上出錯(cuò)了，并且需要了解原因的地方單擊就可以了。也可以選擇Verify-Markers-Delete把這些錯(cuò)誤提示刪除。Virtuoso版圖編輯環(huán)境下的菜單見(jiàn)圖3。圖3 Virtuoso菜單版圖提取（Extractor）說(shuō)明為了進(jìn)行版圖提取，還要給版圖文件標(biāo)上端口，這是LVS的一個(gè)比較的開(kāi)始點(diǎn)。在LSW窗口中，選中A1（pn）層，（pn）指得是引腳（pin）；然后在Virtuoso環(huán)境菜單中選擇Create-Pin，這時(shí)會(huì)出來(lái)一個(gè)窗口。如下：圖4 創(chuàng)建版圖端口窗口填上端口的名稱(chēng)（Terminal Names 和Schematic中的名字一樣）、模式（Mode

28、，一般選rectangle）、輸入輸出類(lèi)型（I/O Type）等。至于Create Label屬于可選擇項(xiàng)，選上后，端口的名稱(chēng)可以在版圖中顯示。填好可以直接在版圖中畫(huà)上端口，往往有好幾個(gè)端口，可以都畫(huà)好在單擊Hide。如下圖所示，右邊的版圖在它的輸入、輸出、電源、地等處畫(huà)上端口，和編輯版圖其它層次一樣。這些端口僅表示連接關(guān)系，并不生成加工用的掩模板，只要求與實(shí)際版圖上鋁線(xiàn)接觸即可，也不沒(méi)有規(guī)則可言。圖5 端口對(duì)應(yīng)示意圖（a）圖5 端口對(duì)應(yīng)示意圖（b）版圖的完成后，就可以提取了，在版圖編輯環(huán)境下選擇Verify extractor 。彈出菜單如下：圖6 Extractor窗口圖7 提取出來(lái)的文件 填好提取文件庫(kù)和文件名后，單擊OK就可以了。然后打開(kāi)Library Manager窗口在庫(kù)test下，nand2單元中增加了一個(gè)文件類(lèi)型叫extracted就是提取出來(lái)的文件，可以用打開(kāi)版圖