1、1 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器存儲(chǔ)器分類存儲(chǔ)器分類 RAM (Random-Access Memory) ROM (Read-Only Memory)半導(dǎo)體存儲(chǔ)器是用來(lái)存儲(chǔ)大量二值數(shù)據(jù)的器件。半導(dǎo)體存儲(chǔ)器是用來(lái)存儲(chǔ)大量二值數(shù)據(jù)的器件。 RAM是隨機(jī)存取存儲(chǔ)器，在任意時(shí)刻，對(duì)任意單是隨機(jī)存取存儲(chǔ)器，在任意時(shí)刻，對(duì)任意單元可進(jìn)行存元可進(jìn)行存/?。矗鹤x?。矗鹤x/寫(xiě)）操作。寫(xiě)）操作。 RAM特點(diǎn)特點(diǎn):靈活靈活程序、數(shù)據(jù)可隨時(shí)更改；程序、數(shù)據(jù)可隨時(shí)更改；易失易失斷電或電源電壓波動(dòng)斷電或電源電壓波動(dòng), , 會(huì)使內(nèi)容丟失。會(huì)使內(nèi)容丟失。 ROM是只讀存儲(chǔ)器，在正常工作狀態(tài)只能讀出信是只讀存儲(chǔ)器，在正常工作

2、狀態(tài)只能讀出信息，不能隨時(shí)寫(xiě)入息，不能隨時(shí)寫(xiě)入 。ROM特點(diǎn)：特點(diǎn)：非易失性非易失性信息一旦寫(xiě)入，即使斷電，信息也不會(huì)丟失，具有信息一旦寫(xiě)入，即使斷電，信息也不會(huì)丟失，具有非非“易失易失”性特點(diǎn)。常用于存放固定信息（如程序、常數(shù)等）。性特點(diǎn)。常用于存放固定信息（如程序、常數(shù)等）。編程較麻煩編程較麻煩需用專用編程器。需用專用編程器。1.1 RAM1.1.1 RAM分類分類根據(jù)存儲(chǔ)機(jī)理的不同，分為靜態(tài)根據(jù)存儲(chǔ)機(jī)理的不同，分為靜態(tài)RAM(SRAM)和動(dòng)態(tài)和動(dòng)態(tài)RAM(DRAM)。 SRAM是利用觸發(fā)器記憶的，只要不掉電，數(shù)據(jù)就能過(guò)是利用觸發(fā)器記憶的，只要不掉電，數(shù)據(jù)就能過(guò)永久保存。但是所用管子數(shù)目多

3、，功能大，集成度受到限制。永久保存。但是所用管子數(shù)目多，功能大，集成度受到限制。 DRAM利用利用MOS管的柵極電容的電荷存儲(chǔ)效應(yīng)。但是管的柵極電容的電荷存儲(chǔ)效應(yīng)。但是由于漏電阻的存在，電容上存儲(chǔ)的數(shù)據(jù)不能長(zhǎng)久保存，需要由于漏電阻的存在，電容上存儲(chǔ)的數(shù)據(jù)不能長(zhǎng)久保存，需要定期給電容充電，這種操作稱為定期給電容充電，這種操作稱為再生再生或或刷新刷新。1.1.2 RAM的結(jié)構(gòu)的結(jié)構(gòu) 存儲(chǔ)矩陣用于存放二進(jìn)制數(shù)，一個(gè)單元放一位，排列成存儲(chǔ)矩陣用于存放二進(jìn)制數(shù)，一個(gè)單元放一位，排列成矩陣形式。矩陣形式。 讀讀/ /寫(xiě)控制電路完成對(duì)選中的存儲(chǔ)單元進(jìn)行讀出或?qū)懭霐?shù)據(jù)寫(xiě)控制電路完成對(duì)選中的存儲(chǔ)單元進(jìn)行讀出或?qū)?/p>

4、入數(shù)據(jù)的操作。把信息存入存儲(chǔ)器的過(guò)程稱為的操作。把信息存入存儲(chǔ)器的過(guò)程稱為“寫(xiě)入寫(xiě)入”操作。反之，操作。反之，從存儲(chǔ)器中取出信息的過(guò)程稱為從存儲(chǔ)器中取出信息的過(guò)程稱為“讀出讀出”操作。操作。 地址譯碼器的作用是對(duì)外部輸入的地址碼進(jìn)行譯碼，以便地址譯碼器的作用是對(duì)外部輸入的地址碼進(jìn)行譯碼，以便唯一地選擇存儲(chǔ)矩陣中的一個(gè)存儲(chǔ)單元。唯一地選擇存儲(chǔ)矩陣中的一個(gè)存儲(chǔ)單元。圖圖 8.1.4存儲(chǔ)矩陣存儲(chǔ)矩陣讀讀/寫(xiě)控制電路寫(xiě)控制電路 譯碼器譯碼器數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出輸出地址地址輸入輸入控制信號(hào)輸入控制信號(hào)輸入( CS 、R/W) 存存儲(chǔ)儲(chǔ)單單元元 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址

5、址 譯譯 碼碼 器器 行行地地址址譯譯碼碼器器 A5 A3 A2 A1 A0 A6 A7 例如：容量為例如：容量為2561 的存儲(chǔ)器的存儲(chǔ)器地址譯碼器地址譯碼器8根列地址根列地址選擇線選擇線32根行地址根行地址選擇線選擇線32 8 =256個(gè)存儲(chǔ)單元個(gè)存儲(chǔ)單元譯碼譯碼方式方式單譯碼單譯碼 雙譯碼雙譯碼 -n位地址構(gòu)成位地址構(gòu)成 2n 條地址線。若條地址線。若n=10，則有，則有1024條地址線條地址線- 將地址分成兩部分，分別由行譯碼器和列譯碼器共同譯碼將地址分成兩部分，分別由行譯碼器和列譯碼器共同譯碼 其輸出為存儲(chǔ)矩陣的行列選擇線，由它們共同確定欲選擇其輸出為存儲(chǔ)矩陣的行列選擇線，由它們共同

6、確定欲選擇 的地址單元。的地址單元。若給出地址若給出地址A7-A0=001 00001，將選中哪個(gè)存儲(chǔ)單元讀，將選中哪個(gè)存儲(chǔ)單元讀/寫(xiě)？寫(xiě)？ 存存儲(chǔ)儲(chǔ)單單元元 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 譯譯 碼碼 器器 行行地地址址譯譯碼碼器器 A5 A3 A2 A1 A0 A6 A7 圖圖 8.1.5 若容量為若容量為2564 的存儲(chǔ)器，有的存儲(chǔ)器，有256個(gè)字，個(gè)字，8根地址線根地址線A7-A0，但其數(shù)據(jù)線有但其數(shù)據(jù)線有4根，每字根，每字4位。位。8根列地根列地址選擇線址選擇線32根行地根行地址選擇線址選擇線1024個(gè)個(gè)存儲(chǔ)單存儲(chǔ)單元元 若給出地址若給出地址A7-A0

7、= 000 11111，哪個(gè)單元的內(nèi)容可讀哪個(gè)單元的內(nèi)容可讀/寫(xiě)？寫(xiě)？ RAM是由許許多多的基本寄存器組合起來(lái)構(gòu)成的大是由許許多多的基本寄存器組合起來(lái)構(gòu)成的大規(guī)模集成電路。規(guī)模集成電路。RAM中的寄存器的個(gè)數(shù)稱為一個(gè)中的寄存器的個(gè)數(shù)稱為一個(gè)字?jǐn)?shù)字?jǐn)?shù)，寄存器中的存儲(chǔ)數(shù)據(jù)的個(gè)數(shù)稱為一個(gè)寄存器中的存儲(chǔ)數(shù)據(jù)的個(gè)數(shù)稱為一個(gè)字長(zhǎng)字長(zhǎng)。寄存器的個(gè)。寄存器的個(gè)數(shù)（字?jǐn)?shù)）與寄存器中存儲(chǔ)單元個(gè)數(shù)（字長(zhǎng)）的乘積，數(shù)（字?jǐn)?shù)）與寄存器中存儲(chǔ)單元個(gè)數(shù)（字長(zhǎng)）的乘積，叫做叫做RAM的的容量容量。 按照按照RAM中寄存器位數(shù)的不同，中寄存器位數(shù)的不同，RAM有多字有多字1位和多位和多字多位兩種結(jié)構(gòu)形式。在多字字多位兩種結(jié)構(gòu)形

8、式。在多字1位結(jié)構(gòu)中，每個(gè)寄存器都位結(jié)構(gòu)中，每個(gè)寄存器都只有只有1位，例如一個(gè)容量為位，例如一個(gè)容量為10241位的位的RAM，就是一個(gè)，就是一個(gè)有有1024個(gè)個(gè)1位寄存器的位寄存器的RAM。多字多位結(jié)構(gòu)中，每個(gè)寄。多字多位結(jié)構(gòu)中，每個(gè)寄存器都有多位，例如一個(gè)容量為存器都有多位，例如一個(gè)容量為2564位的位的RAM，就是，就是一個(gè)有一個(gè)有256個(gè)個(gè)4位寄存器的位寄存器的RAM。 1K=210 1M=220 1G=230存儲(chǔ)器的容量存儲(chǔ)器的容量1.1.3 RAM的擴(kuò)展的擴(kuò)展(自學(xué)自學(xué))1. 字長(zhǎng)擴(kuò)展字長(zhǎng)擴(kuò)展D0 D1 D2 D3D12 D13 D14 D15 位擴(kuò)展可以用多片芯片并聯(lián)的方式來(lái)實(shí)現(xiàn)

9、。即地址線、位擴(kuò)展可以用多片芯片并聯(lián)的方式來(lái)實(shí)現(xiàn)。即地址線、讀讀/寫(xiě)線、片選信號(hào)對(duì)應(yīng)并聯(lián)，各芯片的寫(xiě)線、片選信號(hào)對(duì)應(yīng)并聯(lián)，各芯片的I/O口作為整個(gè)口作為整個(gè)RAM輸入輸入/出數(shù)據(jù)端的一位。出數(shù)據(jù)端的一位。例例1 用用4K4位的位的RAM擴(kuò)展為擴(kuò)展為4K16位的位的RAMCSA11A0R/WR/WCSA0A114K4位（位（1）I/O0 I/O1 I/O2 I/O3R/WCSA0A114K4位（位（4）I/O0 I/O1 I/O2 I/O32. 字?jǐn)?shù)的擴(kuò)展字?jǐn)?shù)的擴(kuò)展圖圖 8.1.10 A12 A0 CS WR/ D7 D0 8K 8位位 8K 8位位 8K 8位位 8K 8位位 D7 D0 A1

10、2 A0 A1 A0 A14 A13 EN Y0 Y1 Y2 Y3 13 13 13 13 13 8 8 8 8 8 74139 WR/ A12 A0 CS WR/ D7 D0 A12 A0 CS WR/ D7 D0 A12 A0 CS WR/ D7 D0 (I)(II)(III)(IV)芯芯片片74139有效輸有效輸出端出端A14A13 IY00 0 IIY10 1IIIY21 0IVY31 1例例2 將將8K8位的位的RAM擴(kuò)展為擴(kuò)展為32K8位的位的RAM 本節(jié)小結(jié)隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RAM）可以在任意時(shí)刻、對(duì)任意選中）可以在任意時(shí)刻、對(duì)任意選中的存儲(chǔ)單元進(jìn)行信息的存入（寫(xiě)入

11、）或取出（讀出）操作。與的存儲(chǔ)單元進(jìn)行信息的存入（寫(xiě)入）或取出（讀出）操作。與只讀存儲(chǔ)器只讀存儲(chǔ)器ROM相比，相比，RAM最大的優(yōu)點(diǎn)是存取方便，使用靈最大的優(yōu)點(diǎn)是存取方便，使用靈活，既能不破壞地讀出所存信息，又能隨時(shí)寫(xiě)入新的內(nèi)容。其活，既能不破壞地讀出所存信息，又能隨時(shí)寫(xiě)入新的內(nèi)容。其缺點(diǎn)是一旦停電，所存內(nèi)容便全部丟失。缺點(diǎn)是一旦停電，所存內(nèi)容便全部丟失。RAM由存儲(chǔ)矩陣、地址譯碼器、讀寫(xiě)控制電路、輸入由存儲(chǔ)矩陣、地址譯碼器、讀寫(xiě)控制電路、輸入輸出電路和片選控制電路等組成。實(shí)際上輸出電路和片選控制電路等組成。實(shí)際上RAMRAM是由許許多多是由許許多多的基本寄存器組合起來(lái)構(gòu)成的大規(guī)模集成電路。的

12、基本寄存器組合起來(lái)構(gòu)成的大規(guī)模集成電路。當(dāng)單片當(dāng)單片RAM不能滿足存儲(chǔ)容量的要求時(shí)，可以把若干片不能滿足存儲(chǔ)容量的要求時(shí)，可以把若干片RAM聯(lián)在一起，以擴(kuò)展存儲(chǔ)容量，擴(kuò)展的方法有位擴(kuò)展和字聯(lián)在一起，以擴(kuò)展存儲(chǔ)容量，擴(kuò)展的方法有位擴(kuò)展和字?jǐn)U展兩種，在實(shí)際應(yīng)用中，常將兩種方法相互結(jié)合來(lái)達(dá)到預(yù)期擴(kuò)展兩種，在實(shí)際應(yīng)用中，常將兩種方法相互結(jié)合來(lái)達(dá)到預(yù)期要求。要求。1.2.1 ROM的特點(diǎn)及分類的特點(diǎn)及分類ROM：Read-Only Memory的縮寫(xiě)。又稱為只讀存儲(chǔ)器的縮寫(xiě)。又稱為只讀存儲(chǔ)器。 特點(diǎn)：通常需要專用裝置寫(xiě)入數(shù)據(jù)，數(shù)據(jù)寫(xiě)入后一般不特點(diǎn)：通常需要專用裝置寫(xiě)入數(shù)據(jù)，數(shù)據(jù)寫(xiě)入后一般不能隨意改寫(xiě)，在

13、切斷電源后，數(shù)據(jù)不會(huì)消失，具有非易失性。能隨意改寫(xiě)，在切斷電源后，數(shù)據(jù)不會(huì)消失，具有非易失性。根據(jù)存儲(chǔ)方式的不同可以分為：根據(jù)存儲(chǔ)方式的不同可以分為： 固定固定ROM：一旦：一旦ROM制成，其存儲(chǔ)數(shù)據(jù)就固定不變。制成，其存儲(chǔ)數(shù)據(jù)就固定不變。 PROM：一次可編程存儲(chǔ)器。內(nèi)部采用熔斷絲結(jié)構(gòu)，通一次可編程存儲(chǔ)器。內(nèi)部采用熔斷絲結(jié)構(gòu)，通過(guò)編程可以存儲(chǔ)數(shù)據(jù)，但只能改寫(xiě)一次。過(guò)編程可以存儲(chǔ)數(shù)據(jù)，但只能改寫(xiě)一次。 EPROM：光可擦除可編程存儲(chǔ)器。內(nèi)部采用浮柵技術(shù)，：光可擦除可編程存儲(chǔ)器。內(nèi)部采用浮柵技術(shù)，通過(guò)紫外線或通過(guò)紫外線或X射線擦除數(shù)據(jù)，可重復(fù)改寫(xiě)。射線擦除數(shù)據(jù)，可重復(fù)改寫(xiě)。 E2PROM：電可擦

14、除可編程存儲(chǔ)器。內(nèi)部采用浮柵技術(shù)，：電可擦除可編程存儲(chǔ)器。內(nèi)部采用浮柵技術(shù)，可隨時(shí)改寫(xiě)?？呻S時(shí)改寫(xiě)。 Flash Memory：快閃存儲(chǔ)器。擦除和寫(xiě)入分開(kāi)。寫(xiě)的速：快閃存儲(chǔ)器。擦除和寫(xiě)入分開(kāi)。寫(xiě)的速度可以達(dá)到微秒級(jí)。度可以達(dá)到微秒級(jí)。 1.2 ROM1.2.2 ROM的應(yīng)用的應(yīng)用（1） 用于存儲(chǔ)固定的數(shù)據(jù)、表格用于存儲(chǔ)固定的數(shù)據(jù)、表格（2） 用戶程序的存貯用戶程序的存貯（3） 構(gòu)成組合邏輯電路構(gòu)成組合邏輯電路例例 1 用用ROM實(shí)現(xiàn)十進(jìn)制譯碼顯示電路。實(shí)現(xiàn)十進(jìn)制譯碼顯示電路。 A3 A2 A1 A0 D C B A ROM D1 D2 D3 CS D5 D6 D7 a b c d e f g

15、OE a b c d e f g D4 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 A3 A2 A1 A0 D C B A ROM CS a b c d e f g OE ROM D1 D2 D3

16、 D5 D6 D7 D4 0000地地址址單單元元的的內(nèi)內(nèi)容容對(duì)對(duì)應(yīng)應(yīng)七七段段數(shù)數(shù)碼碼0 1001 地地址址單單元元的的內(nèi)內(nèi)容容對(duì)對(duì)應(yīng)應(yīng)七七段段數(shù)數(shù)碼碼9 這這些些單單元元不不用用 m0m1m2m9例例 2 用用ROM實(shí)現(xiàn)邏輯函數(shù)。實(shí)現(xiàn)邏輯函數(shù)。2/4線線譯譯碼碼器器A1A0m0m1m2m3D0 D1 D2 D30101010AAAAAAD 011AAD 01013AAAAD 012AAD A1 A1 A0 A0 或門陣列(存儲(chǔ)矩陣) 與門陣列(地址譯碼器) Y3 Y2 Y1 Y0 m0 m1 m2 m3 ROM的簡(jiǎn)化畫(huà)法的簡(jiǎn)化畫(huà)法地址譯碼器產(chǎn)地址譯碼器產(chǎn)生了輸入變量生了輸入變量的全部最小項(xiàng)的

17、全部最小項(xiàng)存儲(chǔ)體實(shí)現(xiàn)存儲(chǔ)體實(shí)現(xiàn)了有關(guān)最小了有關(guān)最小項(xiàng)的或運(yùn)算項(xiàng)的或運(yùn)算與與陣陣列列固固定定或或陣陣列列可可編編程程固定連接斷開(kāi)編程連接)13,12,11,10, 9 , 5 , 4 , 3 , 1 , 0()15,14,12, 9 , 7 , 1 ()15,14,13,12,11,10, 7 , 6()13, 8 , 4 , 1 (4321mYmYmYmY邏輯表達(dá)式邏輯表達(dá)式真值表或最真值表或最小項(xiàng)表達(dá)式小項(xiàng)表達(dá)式 1 1 CBADBCBCAYDCBBCDDABYBCACABYCBAY4321按A、B、C、D排列變量，并將Y1、Y2擴(kuò)展成為4變量的邏輯函數(shù)。例例 3 用用ROM實(shí)現(xiàn)組合邏輯函數(shù)

18、實(shí)現(xiàn)組合邏輯函數(shù) m0 m1 m2 m3 m4 m5 m6 m7 m8 m9 m10 m11 m12 m13 m14 m15 與門陣列(地址譯碼器) 或門陣列(存儲(chǔ)矩陣) Y1 Y2 Y3 Y4 A A B B C C D D 2 2 選選擇擇ROM，畫(huà)畫(huà)陣陣列列圖圖用用ROM構(gòu)成能實(shí)現(xiàn)函數(shù)構(gòu)成能實(shí)現(xiàn)函數(shù)yx2的運(yùn)算表電路。的運(yùn)算表電路。練練習(xí)習(xí)設(shè)設(shè)x的取值范圍為的取值范圍為015的正整數(shù)，則對(duì)的正整數(shù)，則對(duì)應(yīng) 的 是應(yīng) 的 是 4 位 二 進(jìn) 制 正 整 數(shù) ， 用位 二 進(jìn) 制 正 整 數(shù) ， 用 B B3B2B1B0表示。根據(jù)表示。根據(jù)yx2可算出可算出y的最大的最大值是值是152225

19、，可以用，可以用8位二進(jìn)制數(shù)位二進(jìn)制數(shù)YY7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出表示。由此可列出YB2即即yx2的真值表。的真值表。輸 入輸 出注B3 B2 B1 B0Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0十進(jìn)制數(shù)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0 0 0 0 1 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0

20、 00 0 0 1 1 0 0 10 0 1 0 0 1 0 10 0 1 1 0 0 0 10 1 0 0 0 0 0 00 1 0 1 0 0 0 10 1 1 0 0 1 0 00 1 1 1 1 0 0 11 0 0 1 0 0 0 01 0 1 0 1 0 0 11 1 0 0 0 1 0 01 1 1 0 0 0 0 10149162536496481100121144169196225真真值值表表邏邏輯輯表表達(dá)達(dá)式式)15,13,11, 9 , 7 , 5 , 3 , 1 (0)14,10, 6 , 2()13,11, 5 , 3()12,11, 9 , 7 , 5 , 4()1

21、5,13,11,10, 7 , 6()15,14,11,10, 9 , 8()15,14,13,12(01234567mYYmYmYmYmYmYmY m0 m1 m2 m3 m4 m5 m6 m7 m8 m9 m10 m11 m12 m13 m14 m15 與門陣列(地址譯碼器) 或門陣列(存儲(chǔ)矩陣) Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 B3 B3 B2 B2 B1 B1 B0 B0 陣列圖陣列圖只讀存儲(chǔ)器在存入數(shù)據(jù)以后，不能用簡(jiǎn)單的方法更改，即在工作時(shí)它的存儲(chǔ)內(nèi)容是固定不變的，只能從中讀出信息，不能寫(xiě)入信息，并且其所存儲(chǔ)的信息在斷電后仍能保持，常用于存放固定的信息。ROM由地址譯

22、碼器和存儲(chǔ)體兩部分構(gòu)成。地址譯碼器產(chǎn)生了輸入變量的全部最小項(xiàng)，即實(shí)現(xiàn)了對(duì)輸入變量的與運(yùn)算；存儲(chǔ)體實(shí)現(xiàn)了有關(guān)最小項(xiàng)的或運(yùn)算。因此，ROM實(shí)際上是由與門陣列和或門陣列構(gòu)成的組合電路，利用ROM可以實(shí)現(xiàn)任何組合邏輯函數(shù)。利用ROM實(shí)現(xiàn)組合函數(shù)的步驟：（1）列出函數(shù)的真值表或?qū)懗龊瘮?shù)的最小項(xiàng)表達(dá)式。（2）選擇合適的ROM，畫(huà)出函數(shù)的陣列圖。本節(jié)小結(jié)2 可編程邏輯器件可編程邏輯器件2.1 概述概述2.2 可編程陣列邏輯器件可編程陣列邏輯器件(PAL)簡(jiǎn)介簡(jiǎn)介2.1 概述概述v從邏輯功能的特點(diǎn)來(lái)看，數(shù)字電路可分為通用型和專用型從邏輯功能的特點(diǎn)來(lái)看，數(shù)字電路可分為通用型和專用型兩種。前面介紹的都屬于通用型。

23、如門電路、計(jì)數(shù)器、寄兩種。前面介紹的都屬于通用型。如門電路、計(jì)數(shù)器、寄存器等。存器等。 還有很多電路實(shí)現(xiàn)復(fù)雜邏輯功能，是為某種用途專門設(shè)還有很多電路實(shí)現(xiàn)復(fù)雜邏輯功能，是為某種用途專門設(shè)計(jì)的集成電路，稱為專用集成電路，簡(jiǎn)稱計(jì)的集成電路，稱為專用集成電路，簡(jiǎn)稱ASIC。1.引引 言言v可編程邏輯器件，簡(jiǎn)稱可編程邏輯器件，簡(jiǎn)稱PLD（Programmable Logical Device)。它屬于通用器件，但它的邏輯功能是由用戶通過(guò)編程來(lái)設(shè)定它屬于通用器件，但它的邏輯功能是由用戶通過(guò)編程來(lái)設(shè)定的。的。PLD的集成度很高，足以滿足一般數(shù)字系統(tǒng)的要求。的集成度很高，足以滿足一般數(shù)字系統(tǒng)的要求。 由由PL

24、D編程的開(kāi)發(fā)系統(tǒng)由硬件和軟件兩部分構(gòu)成。硬件為編程的開(kāi)發(fā)系統(tǒng)由硬件和軟件兩部分構(gòu)成。硬件為計(jì)算機(jī)、專用編程器等；軟件為集成開(kāi)發(fā)軟件、計(jì)算機(jī)、專用編程器等；軟件為集成開(kāi)發(fā)軟件、ABEL、Verilog HDL、VHDL等語(yǔ)言等語(yǔ)言。2. PLD的電路表示法的電路表示法乘積項(xiàng)乘積項(xiàng)連接方式連接方式基基本本門門表表示示法法&ABCDBL1AL2L3G1L=A+B+C+ DDA B C或項(xiàng)或項(xiàng)或門或門例例2:01ABL1-全積項(xiàng)全積項(xiàng)L2-懸浮懸浮1L3-硬線連接硬線連接例例 1:輸出輸出或或門門陣陣列列與與門門陣陣列列輸入輸入BAYZ可編程可編程與陣列與陣列固定或固定或陣列陣列基本的PLD結(jié)構(gòu)1.

25、PAL的基本結(jié)構(gòu)：的基本結(jié)構(gòu)：包含一個(gè)可編程的與邏輯陣列和一個(gè)固定的或邏輯陣列。包含一個(gè)可編程的與邏輯陣列和一個(gè)固定的或邏輯陣列。 B A “或”陣列 （固定） Sn Cn+1 “與”陣列 (可編程) C BCACABCABCCBACBACBASn1ABCABCABCABCABACBC全加器2.2 可編程陣列邏輯器件可編程陣列邏輯器件(PAL)簡(jiǎn)介簡(jiǎn)介2.PAL的 邏輯電路圖 2 3 5 4 6 7 8 9 1 18 17 15 16 14 13 12 11 19 0 3 4 7 8 11 12 15 16 20 23 24 27 28 31 19 0 56 55 7 8 63 32 15 16 40 23 24 47 48 31 39 0 3 4 7 8 11 12 15 16 20 23 24 27 28 31 19 輸入端輸入端輸入輸入/輸出輸出端端輸出三輸出三態(tài)門態(tài)門輸入緩輸入緩沖器沖器可編程與陣列PAL是是70年代年代末由末由MMI公司公司最先推出的一最先推出的一種可編程邏輯種可編程邏輯器件器件3. PAL應(yīng)用舉例應(yīng)用舉例 用用PAL器件設(shè)計(jì)一個(gè)數(shù)值判別電路。要求判別器件設(shè)計(jì)一個(gè)數(shù)值判別電路。要求判