1、、填空題（30分，共8題，每空2分）1、數(shù)字電路只能處理（數(shù)字）信號(hào)，不能處理（模擬）信號(hào)。2、10=（）2=（）16。3、對(duì)應(yīng)的八進(jìn)制數(shù)為（277），十進(jìn)制數(shù)為（191）。4、A/D轉(zhuǎn)換器的功能是將模擬量轉(zhuǎn)換成（數(shù)字量）,D/A轉(zhuǎn)換器的功能是數(shù)字量輪換成（模擬量）。5、組合邏輯電的穩(wěn)定輸出信號(hào)取決于（輸入信號(hào)）。=泰+疹6、主從型JK觸發(fā)器的特性方程=（匕）。7、三態(tài)門輸出的三種狀態(tài)分別為：（高電平、低電平、高阻態(tài)）。8、PLD器件的基本結(jié)構(gòu)包括（與門陣列、或門陣列）兩分。二、單項(xiàng)選擇題（30分，共10題，每題3分）1、下列幾種TTL電路中，輸出端可實(shí)現(xiàn)線與功能的電路是（）。A或非門B、與非

2、門C、異或門D、OC門2、請(qǐng)判斷以下哪個(gè)電路不是時(shí)序邏輯電路（）。A、計(jì)數(shù)器B、寄存器C、譯碼器D觸發(fā)器3、下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（）。A、并行A/D轉(zhuǎn)換器B、計(jì)數(shù)型A/D轉(zhuǎn)換器C逐次漸進(jìn)型A/D轉(zhuǎn)換器D、雙積分A/D轉(zhuǎn)換器4、已知邏輯函數(shù)與其相等的函數(shù)為（D）。AsA&球已力、AS+C5、一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí)，最多可以有（）個(gè)數(shù)據(jù)信號(hào)輸出。A、4D、166、邏輯器件（）屬于非用戶定制電路。A.邏輯門B.GALC.PLAD.觸發(fā)器7、半導(dǎo)體存儲(chǔ)器（）的內(nèi)容在掉電后不會(huì)丟失。AROMB、RAMC、EPROMD、E2PROM8、EPROM!指（）。A隨機(jī)讀寫

3、存儲(chǔ)器B、只讀存儲(chǔ)器C、光可擦除電可編程只讀存儲(chǔ)器D電可擦可編程只讀存儲(chǔ)器9、補(bǔ)碼的真值為（）。A、+B、-C-D、-10、八路數(shù)據(jù)選擇器應(yīng)有（）個(gè)選擇控制端。A、2B、3C、6D、81 .設(shè)下圖中所有觸發(fā)器的初始狀態(tài)皆為0,找出圖中觸發(fā)器在時(shí)鐘信號(hào)作用下，輸出電壓波形恒為0的是：（C）圖。2 .下列幾種TTL電路中，輸出端可實(shí)現(xiàn)線與功能的電路是（B）。A或非門已與非門C、異或門DOC門3.要將方波脈沖的周期擴(kuò)展10倍，可采用（C）。A、10級(jí)施密特觸發(fā)器B、10位二進(jìn)制計(jì)數(shù)器C、十進(jìn)制計(jì)數(shù)器D10位D/A轉(zhuǎn)換器4 .如圖所示電路為由555定時(shí)器構(gòu)成的（A）。A、施密特觸發(fā)器日多諧振蕩器G單穩(wěn)

4、態(tài)觸發(fā)器DT觸發(fā)器5 .某電路的輸入波形uI和輸出波形uO如下圖所示，則該電路為（A）。A、施密特觸發(fā)器日反相器C、單穩(wěn)態(tài)觸發(fā)器DJK觸發(fā)器6 .對(duì)CMO的非門電路，其多余輸入端正確的處理方法是（D）。A通過大電阻接地（）B、懸空C通過小電阻接地（1KQ）D通過電阻接VCC7、已知邏輯函數(shù)CBCAABY與其相等的函數(shù)為（D）。8、一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí)，最多可以有（C）個(gè)數(shù)據(jù)信號(hào)輸出。A、4B、6C、8D、169、請(qǐng)判斷以下哪個(gè)電路不是時(shí)序邏輯電路（C）。A、計(jì)數(shù)器B、寄存器C譯碼器D、觸發(fā)器10、下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（A）。A、并行A/D轉(zhuǎn)換器B、計(jì)數(shù)型A/D

5、轉(zhuǎn)換器C、逐次漸進(jìn)型A/D轉(zhuǎn)換器D雙積分A/D轉(zhuǎn)換器（，）1.OC門的輸出端可并聯(lián)使用。（X）2.當(dāng)TTL門輸出電流IOH=,IOL=16mA,IIH=40A,IIL=1mA時(shí)N=16（，）3.N進(jìn)制計(jì)數(shù)器可以實(shí)現(xiàn)N分頻。（X）4.組合邏輯電路在任意時(shí)刻的輸出不僅與該時(shí)刻的輸入有關(guān)，還與電路原來的狀態(tài)有關(guān)。（，）5.單穩(wěn)態(tài)觸發(fā)器暫穩(wěn)態(tài)維持時(shí)間的長(zhǎng)短取決于外界觸發(fā)脈沖的頻率和幅度。（X）6.在邏輯電路中三極管即可工作在放大，飽和、截止?fàn)顟B(tài)。（7遇輯圖數(shù)丫=庫-女一班濡足一定條件時(shí)存在兩處競(jìng)爭(zhēng)一冒險(xiǎn)。（X）8.寄存器、編碼器、譯存器、加法器都是組合電路邏輯部件。（，）9.二進(jìn)制數(shù)（101110）B

6、轉(zhuǎn)換成8421BC加為（01000110）8421。乂）1th邏輯函數(shù)丫（ABC）=下比工時(shí)即；¥（ABC）=-（o一選擇題1 .邏輯表達(dá)式Y(jié)=AB可以用（C）實(shí)現(xiàn)。A.正或門B.正非門C.正與門D.負(fù)或門2 .在（A）的情況下，“或非”運(yùn)算的結(jié)果是邏輯A.全部入是0B,全部輸入是1C.任一輸入為0,其他輸入為1D.任一輸入為13 .CMO嗷字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點(diǎn)是（A）。A.微功耗B.高速度C.高抗干擾能力D.電源范圍寬4 .在下列邏輯電路中，不是組合邏輯電路的有（D）。A.譯碼器B.編碼器C.全加器D.寄存器5 一塊數(shù)據(jù)選擇器有三個(gè)地址輸入端，則它的數(shù)據(jù)輸出

7、端最多應(yīng)有（D）。6 .組合邏輯電路的特點(diǎn)是（B）。A.輸出與以前輸入有關(guān)B.輸出只由當(dāng)時(shí)輸入決定C.輸出與原來輸出有關(guān)D.輸出由當(dāng)時(shí)和以前輸入共同決定7 .若在編碼器中有90個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（C）位。8 .數(shù)據(jù)選擇器，某瞬間在選擇變量作用下，從多路信號(hào)中選出（路B.全部路D.4路9 .八路數(shù)據(jù)分配器，其地址輸入端有（C）個(gè)。10 .同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是（A）。A.工作速度高B.觸發(fā)器利用率高C.電路簡(jiǎn)單D.不受日鐘CP控制11 .8位移位寄存器，串行輸入時(shí)經(jīng)（D）個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。12 .只讀存儲(chǔ)器ROMfr的內(nèi)容，當(dāng)電源

8、斷掉后又接通，存儲(chǔ)器中的內(nèi)容（D）。A.全部改變B.全部為0C.不可預(yù)料D.保持不變13 .基本的邏輯運(yùn)算是（C）。A.異或B.與非C.與、或、非D.或非14 .格雷碼的特點(diǎn)是位置相鄰的數(shù)碼中只有（A）。A.一位不同B.二位不同C.高位相同，其他全不同D.各位全不同16 .三極管可作為無觸點(diǎn)開關(guān)用，當(dāng)它處于截止?fàn)顟B(tài)時(shí)，相當(dāng)于開關(guān)處于（A.閉合狀態(tài)B.斷開狀態(tài)C.時(shí)斷時(shí)開D.先斷后開17 .要區(qū)分60個(gè)數(shù)符，至少需（C）位二進(jìn)制代碼。B519 .下列電路中屬于組合邏輯電路的是（B）。寄存A.同步D觸發(fā)器B.譯碼器C.器D.計(jì)數(shù)器20 .一個(gè)8選1數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有（D）個(gè)。21 .同步時(shí)序

9、電路和異步時(shí)序電路比較，其差異在于后者（B）。A.沒有觸發(fā)器B.沒有統(tǒng)一的時(shí)鐘脈沖控制C.沒有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)22 .一位8421BCD碼計(jì)數(shù)器至少需要（B）個(gè)觸發(fā)器。23 .只讀存儲(chǔ)器ROMB運(yùn)行日具有（A）功能。A.讀/無寫B(tài).無讀/寫C.讀/寫D.無讀/無寫26.四變量的卡諾圖，每個(gè)小方格最多有（C）相鄰小方格。C.4個(gè)27.在下列邏輯電路中，不是組合邏輯電路的有（D）。D.計(jì)數(shù)器A.譯碼器B.編碼器C.全加器29 .四路數(shù)據(jù)分配器，其地址輸入端有（B）個(gè)。30 .全加器有（B）個(gè)輸出端。31 .下列邏輯電路中為時(shí)序邏輯電路的是（C）。A.譯碼器B.加法器C寄存器D.數(shù)據(jù)

10、選擇器32 .隨機(jī)存取存儲(chǔ)器具有（A）功能。A.讀/寫B(tài).無讀/寫C.只讀D.只寫33A、0、和a'的ASCII碼分別是（A）A.65、48和61HB.41、30和61C.41H、30和61D.41H、30H和61二、判斷題（在括號(hào)中劃，或X,然后填入下表與號(hào)對(duì)應(yīng)的框中，否則不計(jì)分）1 .集電極開路門有高電平、低電平、高阻等狀態(tài)。（x）2 .若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（V）3 .一般TTL門電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（x）4 .組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（x）5 .同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（V）6 .計(jì)

11、數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)。（x）7 .三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（x）8 .若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。（x）9 .CMOSOD門（漏極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（”）10 .用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（x）11 .編碼與譯碼是互逆的過程。（V）12 .時(shí)序電路不含有記憶功能的器件。（x）13 .計(jì)數(shù)器的核心元件是觸發(fā)器。（V）14 .若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必然相等。（V）15 .TTLOC門（集電極開路門）的輸出端可以直接相連，實(shí)現(xiàn)線與。（V）16 .共陰接法的七段顯示器，要用有效

12、輸出為高電平的顯示譯碼器來驅(qū)動(dòng)。（V）17 .二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，可以用其實(shí)現(xiàn)組合邏輯電路。（，）18 .異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（x）19 .同步二進(jìn)制計(jì)數(shù)器的電路比異步二進(jìn)制計(jì)數(shù)器復(fù)雜，所以實(shí)際應(yīng)用中較少使用同步二進(jìn)制計(jì)數(shù)器。（x）20 .TTL電路可直接驅(qū)動(dòng)CMOSI路。（x）21 .CMOS電路可直接驅(qū)動(dòng)TTL電路。（,）22 一個(gè)真值表可能對(duì)應(yīng)多個(gè)邏輯函數(shù)表達(dá)式（，）23門電路多余輸入端的處理方法是：與門的多余端上拉到電源或多并接；或門的多余端接地（，）1.5.異步時(shí)序電路的各級(jí)觸發(fā)器類型不同。（X）2 .觸發(fā)器是能夠存儲(chǔ)1位二值信號(hào)的基本單元電路。（，）（）3 .BCD碼是用4位二進(jìn)制數(shù)碼來表示1位十進(jìn)制數(shù)碼的二-十進(jìn)制編碼。（V）（）4 .已知X+Y=X+Z則Y=Zo（X）（）5 .三態(tài)門是指門電路有三種輸入狀態(tài)。（X）6 .60.數(shù)據(jù)選擇器為時(shí)序邏輯電路。（X）7.異步加法計(jì)數(shù)器應(yīng)將低位的Q端與高位的CP端相連接。（X）8 .一個(gè)n變量的函數(shù)，含有2n個(gè)最小項(xiàng)。（V）（）9 .8421碼、5421碼、2421碼都是有權(quán)的二-十進(jìn)制編碼。（”）