1、2.1 什么是程序存儲式計算機？ 答：計算機的程序能夠以某種形式與數(shù)據(jù)一同存于存儲器中，可以簡化編程的過程。計算機可以通過在存儲器中自動讀取程序來獲取指令并執(zhí)行，而且通過設置一部分存儲器的值就可以編寫和修改程序。存儲程序原理的基本點是指令驅(qū)動，即程序由指令組成，并和數(shù)據(jù)一起存放在計算機存儲器中。機器一經(jīng)啟動，就能按照程序指定的邏輯順序把指令從存儲器中讀出來逐條執(zhí)行，自動完成由程序所描述的處理工作。這是計算機與一切手算工具的根本區(qū)別。2.2任何通用計算機的4個主要（功能）部件是什么？答：中央處理單元（CPU）（算術邏輯單元ALU，控制單元），主存儲器，I/O設備2.3 以集成電路級別而言，計算機

2、系統(tǒng)的3個主要組成部分是什么？答：邏輯門，內(nèi)存位元，和它們之間的互連結構。2.4 闡述摩爾定律答：計算機芯片上的晶體管密度每一年半翻一番，并且這樣的態(tài)勢會持續(xù)幾十年。2.5 列出并說明計算機系列(family)的主要特征。答：向上兼容的ISA(指令集體系結構)，一般有相似或相同的操作系統(tǒng)。同一系列中的不同計算機型的差別在于：基本速度、存儲容量、I/O能力、并行程度以及成本。2.6 區(qū)分微處理器(與其它微處理器出現(xiàn)之前的傳統(tǒng)處理器)的關鍵特征是什么？單芯片CPU。微處理器是把ALU和CU集成在單芯片的CPU。2.6在IBM 360的Model 65和Model 75中，地址交錯放在兩個獨立的內(nèi)存

3、單元中（例如，所有的奇數(shù)字放在一個單元中，所有的偶數(shù)字放在另一個單元中），采用這一技術的目的是什么？答：在IBM 360型號中的65和75型電腦將奇偶地址存儲單元交叉存放于兩個分離的主存儲單元，并讓它們并行工作，從而能一次讀寫多個地址只有最后一位不同的2個存儲單元的內(nèi)容，提高了內(nèi)存數(shù)據(jù)的整體訪問速度。一般化：多體交叉（編址）存儲器：CPU-存儲器控制部件多個存儲體。一個存取周期內(nèi)，同時訪問n個存儲體，由存儲器控制部件控制它們分時使用總線進行信息傳遞?；蛞粋€存取周期內(nèi)分時（1/n存取周期）訪問一個存儲體。重疊1計算機指令指定的功能通常分為哪幾類？ 答：CPU存儲器：數(shù)據(jù)可從CPU傳送到存儲器或從

4、存儲器傳送到CPU。CPU-I/O：通過CPU和I/O模塊之間的傳輸，數(shù)據(jù)可傳送到或來自外部設備。數(shù)據(jù)處理：CPU可執(zhí)行對數(shù)據(jù)的一些算術或邏輯操作。 控制：指令可用來改變執(zhí)行順序。32列出并簡要定義指令執(zhí)行的7種可能狀態(tài)答：7種可能狀態(tài)如下：指令地址計算：決定下一條要執(zhí)行的指令的地址。通常是將一個固定的值與前一條指令的地址相加。讀取指令：將指令從內(nèi)存單元讀到CPU中.指令操作譯碼：分析指令，以決定執(zhí)行何種操作及其所用的操作數(shù)。操作數(shù)地址計算：如果操作包含對存儲器或通過I/O的操作數(shù)的訪問，那么需決定操作數(shù)的地址。 取操作數(shù)：從存儲器或從I/O中的讀取操作數(shù). 數(shù)據(jù)操作：完成指令所給出的操作。存

5、儲操作數(shù)：將結果寫入存儲器或輸出到I/O。33列出并簡要說明多重中斷的2種辦理辦法答：第1種是在中斷處理過程中禁止其他的中斷。禁止中斷僅僅意味著處理器可以，實際也就是不理會中斷請求信號。如果中斷在此時發(fā)生，一般會保持在未決狀態(tài)，在處理器允許中斷后就會檢測到這種未決狀態(tài)。第2種是定義中斷的優(yōu)先級，且允許優(yōu)先級高的中斷引起低級中斷處理例程本身被中斷。34計算機互連機構例如 總線 必須支持何種類型的傳送？答：存儲器到CPU：CPU從存儲器中讀指令或一個單元的數(shù)據(jù)。CPU到存儲器：CPU向存儲器寫一個單元的數(shù)據(jù)。I/O到CPU：CPU通過I/O模塊從I/O設備中讀數(shù)據(jù)。CPU到I/O：CPU向I/O設

6、備發(fā)送數(shù)據(jù)。I/O和存儲器之間：對于這種情況，I/O模塊允許與存儲器直接交換數(shù)據(jù)，使用直接存儲器存取控制器DMAC等部件，而不通過CPU。35與單總線相比使用多總線有什么好處？答：1、單總線連接設備多的話，傳輸延遲越大。而這個延遲決定了設備協(xié)調(diào)總線使用所花費的時間。當總線控制頻繁地由一個設備傳遞到另一個設備時，傳輸延遲明顯的影響性能。而多總線傳輸延遲短。2、當聚集的傳輸請求接近總線容量，總線成為瓶頸。通過提高總線的數(shù)據(jù)傳輸率或使用更寬的總線，雖然可以能夠緩解。但是掛接設備產(chǎn)生的數(shù)據(jù)傳輸率增加更快，這是單一總線的失敗，而多總線可以緩沖這些傳輸。3、同時允許系統(tǒng)支持更廣泛更多的I/O設備（總線與I

7、/O設備的速度容易匹配）。3.1 Memory (contents in hex): 300: 3005; 301: 5940; 302: 7006 Step 1: 0x3005 IR; Step 2: 3 AC （假設從設備5中讀出的數(shù)據(jù)為3） Step 3: 0x5176(5*212+940) IR; Step 4: 3 + 2 = 5 AC Step 5: 0x7006 IR; Step 6: AC Device 6 3.3一個假想的32位微處理器采用32位指令格式，這種指令有兩個部分，第1個字節(jié)包含操作碼，其余部分是立即操作數(shù)或操作數(shù)的地址。（a） 最大可直接尋址的存儲器容量是多少？（

8、b） 討論下面的微處理器總線對系統(tǒng)的影響：（1） 32位局部地址總線和16位局部數(shù)據(jù)總線。（2） 16位局部地址總線和16位局部數(shù)據(jù)總線。（c） 程序計數(shù)器和指令寄存器需要多少位？解：a、24位的操作數(shù)地址，共有224=16M個字節(jié)可以直接尋址。b、在（1）中，32位地址總線可以尋址4G的物理內(nèi)存空間，浪費8根地址線，16位數(shù)據(jù)總線導致取1條指令需要2次內(nèi)存訪問，會降低系統(tǒng)的性能。在（2）中，16位地址總線只能尋址64K的物理內(nèi)存空間，不能支持16M內(nèi)存空間，16位數(shù)據(jù)總線導致取1條指令需要2次內(nèi)存訪問，會降低系統(tǒng)的性能。c、操作數(shù)地址共有24位，因此程序計數(shù)器需要至少24位，由于采用32位指

9、令格式，故指令寄存器為32位。3.4Consider a hypothetical microprocessor generating a 16-bit address (for example,assume that the program counter and the address registers are 16bits wide) and having a 16-bit data bus. a.bc In cases (a) and (b), the microprocessor will be able to access 216 = 64K bytes; the only di

10、fference is that with an 8-bit memory each access will transfer a byte, while with a 16-bit memory an access may transfer a byte or a 16-bit word. For case (c), separate input and output instructions are needed, whose execution will generate separate "I/O signals" (different from the "

11、;memory signals" generated with the execution of memory-type instructions); at a minimum, one additional output pin will be required to carry this new signal. For case (d), it can support 28 = 256 input and 28 = 256 output byte ports and the same number of input and output 16-bit ports; in eith

12、er case, the distinction between an input and an output port is defined by the different signal that the executed input or output instruction generated. 4.1順序存取，直接存取、關聯(lián)存取和隨機存取4者何不同？答：順序存?。捍鎯ζ鹘M織成許多稱為記錄的數(shù)據(jù)單位，它們以特定的線性順序方式存取。存儲的地址信息用于分隔記錄和幫助檢索。采用共享讀寫機構，經(jīng)過一個個的中間記錄，從當前的存儲位置移動到所要求的位置，因此存取不同數(shù)據(jù)之間相差很大（依賴于前面存取

13、的序列）。直接存取：同順序存取一樣，直接存取也采用共享讀寫機構。但是，單個的數(shù)據(jù)塊或記錄有基于物理存儲位置的惟一地址。通過采用直接存取到達所需塊處，然后在塊中順序搜索，計數(shù)或等待，最終到達所需的存儲位置來完成存取，同樣，存取時間也是可變的（依賴于前面存取的序列）。隨機存?。捍鎯ζ髦忻恳粋€可尋址的存儲位置有惟一的物理編排的尋址機制。存取給定存儲位置的時間是固定的，不依賴于前面存取的序列。因此任何存儲位置可以隨機選取，直接尋址和存取。主存儲器系統(tǒng)和某些cache系統(tǒng)采用隨機存取。關聯(lián)存?。豪鏲ache先直接定位數(shù)據(jù)集set，集內(nèi)并行比較標簽tag查找。存取時間是固定的，不依賴于前面存取的序列。4

14、2存取時間，存儲器成本和容量之間的通常關系是什么？答：存取時間越短，每位的價格就越高。容量越大，每位的價格就越低。容量越大，存取時間就越長。43局部性原理如何涉及多級存儲器的使用？答：多級存儲器體系可行的依據(jù)程序運行的局部性原理，即在一小段時間內(nèi)，運行的程序只使用少量的指令和少量的數(shù)據(jù)，而這少量的指令和少量的數(shù)據(jù)往往又集中在存儲器的一小片存儲區(qū)域中，指令順序執(zhí)行比轉移執(zhí)行的比例要大，故可以按對所使用的指令和數(shù)據(jù)的急迫和頻繁程度，將其存入容量、速度、價格不同的存儲器中，從而取得更高的性能價格比。44直接映射，全關聯(lián)映射，組關聯(lián)映射之間的區(qū)別是什么？答：直接映射把主存儲器的每塊到一個固定可用的ca

15、che行中。技術實現(xiàn)簡單，花費少。缺點是對于給定的塊，有固定的cache位置。全關聯(lián)映射通過允許每個主存儲器裝入到cache的任何一行中老克服直接映射的缺點。對于關聯(lián)映射，當新的一塊讀入到行中時，替換舊的一塊具有靈活性。缺點是需要復雜的電路來并行檢查所有cache行的標記。組關聯(lián)映射是一種既體現(xiàn)直接映射法和關聯(lián)映射法的優(yōu)點而又避免起缺點的折中方法。提高了命中率。4.5對于一個直接映射式cache主存地址可看成3段組成。請列出并定義他們。答：為了實現(xiàn)cache存取，每個主存儲器地址定義為3個域.最低的w位標識主存儲器中某個塊中唯一的字或字節(jié).剩余的s位指定了主存儲器2s塊中的一個.Cache邏輯

16、將這s位解釋為t=s-r位（高位部分）的標記域及r位的行字段，后者標識了cache c=2r行中的一個。4.6 對于一個(全)關聯(lián)映射式cache，主存地址可看成由2段組成。請列出并定義他們。答：關聯(lián)映射的cache控制邏輯簡單地把存儲器地址解釋為標記（tag）域和字(word)域，標記域唯一標識主存儲塊，字(word)域用于塊內(nèi)尋址。 為了確定某塊是否在cache中，cache控制邏輯必須同時對每個行中的標記位進行檢查，看其是否匹配。地址長度(s+w)位，尋址單元數(shù)=2(s+w)個字或字節(jié)，塊大小行大小2w個字或字節(jié)，主存的塊數(shù)2(s+w)/2w=2s，cache的行數(shù)（容量）不能確定，實際

17、行數(shù)和組數(shù)由cache實際大小確定實際行數(shù)=C/2w；標記大小=s位。4.7 對于一個組關聯(lián)映射式cache，主存地址可看成由3段組成。請列出并定義他們。答：采用組關聯(lián)映射，塊Bj能夠映射到組i的任意一行中，這樣，cache控制邏輯把存儲器地址簡單地解釋為3個域：標記、組和字。d為指定了v=2d組中的一個，標記和組域的s位指定了主存儲器中2s塊中的一塊。地址長度(s+w)位，尋址單元數(shù)=2(s+w)個字或字節(jié)，塊大小行大小2w個字或字節(jié)，主存的塊數(shù)2(s+w)/2w=2s，每組的行數(shù)=k，組數(shù)v=2d，cache的行數(shù)=k*v=k*2d，標記大小t=(s-d)位。48空間局部性和時間局部性的區(qū)

18、別何在？答：時間局部性指程序中的某一指令一旦執(zhí)行，則不久以后這條指令可能再次執(zhí)行，空間局部性指一旦程序訪問了某個存貯單元，在不久之后，其附近的存貯單元可能再次被執(zhí)行。49通常，開發(fā)空間局部性和時間局部性的策略是什么？答：開發(fā)空間局部性的策略：采取較大的cache塊和預取機制。軟件中多使用局部變量，依次訪問數(shù)組，減少轉移指令的使用。開發(fā)時間局部性的策略：把最近使用過的指令和數(shù)據(jù)放到cache中, 建立多級存儲器體系。軟件中多使用循環(huán)和公共庫函數(shù)。4.1 The cache is divided into 16 sets of 4 lines each. Therefore, 4 bits are

19、 needed to identify the set number. Main memory consists of 4K = 212 blocks. Therefore, the set plus tag lengths must be 12 bits and therefore the tag length is 8 bits. Each block contains 128 words. Therefore, 7 bits are needed to specify the word. Main memory address = 8 TAG 4 SET 7WORD v7cn 4.3 :

20、 cache容量64KiB每行4Byte， 16進制主存地址 111111、666666、BBBBBB，用16 進制表示信息。1直接映射cache的 標記，行和字的值。1=0001, 6=0110, B=1011標記行字8位14位2位11111111044416666666619992BBBBBBBB2EEE32全關聯(lián)映射cache標記和字的值標記字22211111104444416666661999992BBBBBB2EEEEE33兩路組關聯(lián)cache的 標記，行和字的值標記行字9132111111022044416666660CC19992BBBBBB1770EEE3或：Address 1

21、11111666666BBBBBBa. 直接Tag8 / Line14 / Word2 11/444/1 66/1999/2 BB/2EEE/3b. 全關聯(lián)Tag22 / Word2 44444/1 199999/2 2EEEEE/3c. 組關聯(lián)Tag9 / Set13 / Word2 22/444/1 CC/1999/2 177/EEE/347（V7cn 48）考慮一個機器帶有字節(jié)可尋址的主存，其(主存)容量為2的16次方字節(jié)，塊的大小是8字節(jié)，假設它使用直接映射式cahce（劃分成32行）a16位存儲器地址如何劃分標記行號和字節(jié)號。（3分） 字節(jié)號:23=8, 行號:25=32, 標記16

22、-5-3=8。b如下地址將存入cache的哪些行（4分）0001 0001 0001 1011 31100 0011 0011 010061101 0000 0001 110131010 1010 1010 101021c假設地址0001 1010 0001 1010的字節(jié)內(nèi)容存入cache那么與它同存一行的其他的字節(jié)的地址各是什么? 0001 1010 0001 1000， 0001 1010 0001 1001，, 0001 1010 0001 1110，0001 1010 0001 1111 d存儲器總共有多少字節(jié)能保存于cache中？32*8=256字節(jié) e為何標記保存在cache中？

23、多個內(nèi)存塊可以裝載到同一個cache行中，結合標記可以識別一個cache行中裝載的是哪一個內(nèi)存塊的數(shù)據(jù)。411考慮一個由32位地址字節(jié)級尋址的貯存和行大小為64B的cache組成的存儲器子系統(tǒng)a假定cache是直接映射式并且地址中的標記字段為20位。給出地址格式并確定參數(shù)：可尋址單元數(shù)，主存的塊數(shù)，cache的行數(shù)。t標記20位l行6位w字6位可尋址單元數(shù)232=4GB，最大主存的塊數(shù):4G/64 = 226=64M，cache的行數(shù)2(32-20-6) =26=64b假定cache是關聯(lián)映射式給出地址格式并確定參數(shù)可尋址單元數(shù)，主存的塊數(shù)，cache的行數(shù)，標記的長度。t標記26位w字6位可

24、尋址單元數(shù)2(s+w) = 232 字節(jié)，最大主存的塊數(shù)= 2s = 226，cache的行數(shù)（容量）不能確定，實際行數(shù)和組數(shù)由cache實際大小確定實際行數(shù)=C/2w，標記的長度26位。c假定cache是4路組關聯(lián)映射式并且地址中的標記字段為9位給出地址格式并確定參數(shù)可尋址單元數(shù)，主存的塊數(shù)，組中的行數(shù)，cache的行數(shù)，cache的組數(shù)，標記的長度。t標記9位v組17位w字6位可尋址單元數(shù)2(s+w) = 232字節(jié)，主存的塊數(shù)= 2s = 226，組中的行數(shù)= k = 4，cache的組數(shù)= 2v =217，cache的行數(shù)= k × 2d =219，實際組數(shù)=實際行數(shù)/k;

25、標記的長度= 9位。4.15考慮以下代碼：for (i=0;I<20;i+) for(j=0;j<10;j+) ai=ai*ja. 給出這段代碼中一個空間局部性的例子。b. 給出這段代碼中一個時間局部性的例子。解：空間局部性：相鄰訪問ai ai+1，局部變量的訪問，順序執(zhí)行程序結構。時間局部性：重復訪問ai , i, j，循環(huán)執(zhí)行。4.19考慮有以下參數(shù)的存儲系統(tǒng)：Cache訪問時間Tc=100ns Cache單位價格Cc=0.01cents/bit (Cost of Cache)美分/位 內(nèi)存訪問時間Tm=1,200ns 內(nèi)存單位價格Cm=0.001cents/bit (Cost

26、 of memory) 美分/位 Tc=100ns, Cc=0.01美分/位 Tm=1200ns, Cm=0.001美分/位a1MB主存的價格是多少 Cost = Cm× 8 × 106 = 8 × 103 = $80b采用cache技術的1MB主存的價格是多少 Cost = Cc× 8 × 106 = 8 × 104 = $800c用1MB主存的設計主存高速緩存系統(tǒng)，它的有效存取時間比cache存取時間大10% 命中率多少？按1m=106或1m=220計算都可以。 From Equation (4.1) : 1.1 × T

27、1 = T1 + (1 H)T2 (0.1)(100) = (1 H)(1200) H = 1190/12005.1 半導體存儲器的主要性質(zhì)是什么？答：半導體存儲器的基本元件的存儲位元.半導體存儲器都具有某些相似的性質(zhì)1.呈現(xiàn)2種穩(wěn)態(tài),分別代表2進制的1和0。2.能夠通過（至少一次）寫入來設置狀態(tài)。能夠讀寫狀態(tài)。5.2 術語隨機存取存儲器用上有哪2種意思？答：1、（支持）能被隨機存取的存儲器，用各自的地址標識位置（完全按地址訪問），存取一個字的時間與該字所處位置和上次訪問都無關的存儲器。2、易失的易讀易寫半導體存儲器，（用作主存的）易失的易讀易寫半導體存儲器。由存儲器讀取數(shù)據(jù)和向存儲器寫入新數(shù)

28、據(jù)都是方便和快速的，通過使用電信號來完成讀寫操作。5.3DRAM和SRAM應用上有何不同？答：SRAM 主要用作cache (片內(nèi)/片外), and DRAM 主要用作主存。5.4 在速度、容量和成本特性方面，DRAM和SRAM有何區(qū)別？ 靜態(tài)和動態(tài)RAM都是易失的，2者都要求電源持續(xù)供電才能保存位值。與靜態(tài)存儲器位元相比，動態(tài)存儲器位元要小而且電路簡單。于是與SRAM相比相應的DRAM密度要高價格要低。另一方面，DRAM要求有支持刷新的電路。但是，對于較大容量的存儲器DRAM位元的低的可變成本遠可補償刷新電路的固定成本，因此，DRAM將使大容量存儲器的需求者受惠。最后，通常，SRAM要比DR

29、AM快，由于這些相對特征，SRAM一般用與CACHE存儲器，而DRAM用于主存儲器。5.5說明為何一種類型的RAM被認為是模擬設備，而一種類型的RAM被認為是數(shù)字設備？答：雖然DRAM位元能存儲單一位值，但其本質(zhì)上是一個模擬設備。因為電容能存儲一定范圍的任何電荷值，所以必須使用一個門閥值來確定電荷值代表的是1還是0。SRAM是數(shù)字設備，使用與處理器相同的邏輯元件。靜態(tài)RAM采用傳統(tǒng)的觸發(fā)器，邏輯們配置來存儲2進制只要電源不斷，SRAM將一直保持它所存儲的數(shù)據(jù)。1傳統(tǒng)的RAM組織成每芯片只有一位，而ROM通常組織成每芯片多位，說明原因答：主存需要大容量RAM, 一位RAM芯片只需要一根數(shù)據(jù)線，一

30、個輸出驅(qū)動更可靠，芯片封裝引腳也少，從而還能提高位密度。而ROM總容量需要一般很小，讓單芯片多位，一片ROM芯片就夠，可以節(jié)省成本。2，考慮動態(tài)RAM每毫秒必須刷新64次，每次刷新操作需要150NS，一個存儲器周期需要250NS問存儲器總操作時間的百分之多少必須用于刷新？答：刷新時不能進行動態(tài)RAM存取，其它時間都可以存取動態(tài)RAM。1毫秒中儲存周期中刷新的時間為64 × 150 ns = 9600 ns.刷新占總儲存周期的時間百分比為(9.6 × 106 s)/103 s = 0.0096 = 0.96%.參考：毫秒:1Millisecond=10-3s，微秒1s= 10

31、-6s，納秒: 1nanosecond = 1ns = 10-9s5.3 a. Memory cycle time = 60 + 40 = 100 ns. The maximum data rate is 1 bit every 100ns, which is 10 Mbps.b. 320 Mbps = 40 MB/s.5.9 Total memory is 1 megabyte = 8 megabits. It will take 32 DRAMs to construct the memory (32 × 256 Kb = 8 Mb). The composite failure

32、 rate is 2000 × 32 = 64,000 FITS. From this, we get a MTBF = 109/64,000 = 15625 hours = 22 months. Source:PROT88.5.13若使用漢明糾錯碼來確定1024位數(shù)據(jù)字中的單個錯誤，則需要多少位校驗碼位？答：因為2的10次方是1024 所以需要log2(N) + 1 =11位校驗碼位。61磁盤使用玻璃襯底有什么好處？1改善瓷層表面的均勻性，從而提高了磁盤可靠性。2顯著地減少了整個表面的缺陷，從而有助于讀寫錯誤的減少。3支持更低的磁頭飛行高度。4更好的剛度，從而降低了磁盤動力需求。5

33、更好的耐沖擊和耐損能力。 62數(shù)據(jù)如何寫到磁盤上？寫機制基于電流通過線圈時產(chǎn)生磁場這個效應。脈沖電流送入寫磁頭，就在其下的磁盤表面上記錄下一種磁化方式，正負電流產(chǎn)生不同的樣式。寫磁頭本身是由容易磁化材料做成的一個矩形環(huán)，一邊開有縫隙，相對的一邊饒有幾圈導線，線圈中的電流在縫隙間感應出一個磁場，此磁場在記錄介質(zhì)上磁化出一個小域，改變電流方向，磁域的磁化方向也隨之改變。63數(shù)據(jù)如何由磁盤讀出？當代硬盤系統(tǒng)采用一種不同的讀機制，它要求使用一個單獨的讀磁頭，通常緊靠寫磁頭安裝。讀磁頭由一個部分被屏蔽的磁阻式敏感器組成，電阻的變化作為電壓信號被檢測出來，MR設計允許更高頻度的操作，這等同于更高的存儲密度

34、和更快的操作速度。64說明簡單CAV(硬盤)系統(tǒng)與多帶記錄(硬盤)系統(tǒng)有什么差別？CAV：盤被分成一串同心圓磁道和多個餅形扇區(qū)，以磁道號和扇區(qū)號直接尋址各個數(shù)據(jù)將磁頭徑向移動到指定磁道，等待指定扇區(qū)轉到磁頭下，外圈的長磁道上存放的數(shù)據(jù)和內(nèi)圈的短磁道上存儲的數(shù)據(jù)一樣多，存儲容量受最內(nèi)道存儲密度限制。多帶記錄系統(tǒng)：將盤面分成幾個帶，帶中個磁道的位數(shù)恒定，遠離中心的帶比靠近中心的帶容納更多的位，當磁頭由一個帶移動到另一個帶，位長度的改變引起讀寫是許作相應的變動，允許某種更為復雜的電路為代價全面提升磁盤容量。65定義磁道、柱面和扇區(qū)三個術語。磁道：盤片上的數(shù)據(jù)組織呈現(xiàn)為一組同心式圓環(huán)，每個環(huán)稱為一個磁

35、道。柱面：硬盤中，不同盤片相同半徑 的磁道所組成的圓柱稱為柱面。任何時刻各磁頭都位于相等圓心距的各面磁道上，同圓心柱的一組磁道被稱為一個柱面。扇區(qū)：數(shù)據(jù)以扇形成塊傳入或傳出磁盤。每磁道通常有上百個扇區(qū)。扇區(qū)為磁道的一部分，將每個磁道分成上百個存放數(shù)據(jù)的小區(qū)域，此區(qū)域即為扇區(qū)。66扇區(qū)的通常大小是多少？扇區(qū)大小0.5KiB。68除RAID0之外的其它6個RAID級別的公共特點是什么？68所有RAID級別的公共特點是什么？1RAID是一組物理磁盤驅(qū)動器，在操作系統(tǒng)下被視為一個單一的邏輯驅(qū)動器。2數(shù)據(jù)分布在一組物理磁盤上。3冗余磁盤容量用于存儲校驗信息，保證磁盤萬一損壞時能恢復數(shù)據(jù)。67定義尋道時間

36、、旋轉延遲、存取時間和傳送時間四個術語。尋道時間：在可移動磁道系統(tǒng)中，磁頭定位到該磁道所花的時間稱為尋道時間。旋轉延遲：一旦磁道選定，磁盤控制器將處于等待狀態(tài)，直到相關扇區(qū)旋轉到磁頭可讀寫的位置，這段時間稱為旋轉延遲。存取時間：尋道時間和旋轉延遲的總和稱為存取時間。傳送時間：待磁頭定位后，扇區(qū)旋轉到磁頭下面時就可以完成讀寫操作，這就是整個操作的傳送部分，傳送所需時間稱為傳送時間。6.9簡要定義RAID的七個級別RAID 0:無冗余，數(shù)據(jù)分布在陣列中的所有磁盤上，減少I/0排隊時間。：采用簡單的備份所有數(shù)據(jù)的方法來實現(xiàn)冗余：使用漢明碼的數(shù)據(jù)冗余，使用并行存取技術，采用數(shù)據(jù)條帶：組織方式與相似，不

37、同的是，使用位交錯奇偶檢驗，不管磁盤陣列多大，只需一個冗余盤。：采用塊交錯奇偶校驗，獨立的存取技術，通過每個數(shù)據(jù)盤上相應條帶來逐位計算奇偶校驗條帶。：和組織方式相似，但采用塊交錯分布奇偶校驗，所有磁盤上分布了奇偶校驗條帶。：進行兩種不同的奇偶計算并將校驗碼以分開的塊存于不同的磁盤中。簡要比較RAID的7個級別。種類級說明I/O請求速度數(shù)據(jù)傳輸率條帶化0無冗余大條帶：優(yōu)秀小條帶：優(yōu)秀鏡象1鏡象良好一般一般并行處理2使用漢明碼的數(shù)據(jù)冗余差優(yōu)秀并行處理3位交錯奇偶檢驗差優(yōu)秀獨立存取4塊交錯奇偶校驗優(yōu)秀/一般一般/差獨立存取5塊交錯分布奇偶校驗優(yōu)秀/一般一般/差獨立存取6塊交錯雙分布奇偶校驗優(yōu)秀/差一

38、般/差610解釋何為條帶化數(shù)據(jù)（條帶化技術）。RAID0 能以條帶的形式在可用磁盤上分布數(shù)據(jù)。所有的用戶數(shù)據(jù)和系統(tǒng)數(shù)據(jù)被看成是存儲在一個邏輯磁盤上，磁盤以條帶的形式劃分，每個條帶是一些物理的塊,扇區(qū)或其他單位.數(shù)據(jù)條帶以輪轉方式映射到連續(xù)的陣列磁盤中.嚴格地每磁盤映射一條帶的一組邏輯連續(xù)條帶定義為條帶集.條帶化(Striping）是把連續(xù)的數(shù)據(jù)分割成相同大小的數(shù)據(jù)塊,把每段數(shù)據(jù)分別寫入到陣列中不同磁盤上的方法。所有的用戶數(shù)據(jù)和系統(tǒng)數(shù)據(jù)被堪稱是存儲在一個邏輯磁盤上,磁盤以條帶的形式劃分,每個條帶是一些屋里的塊,扇區(qū)或其他單位.數(shù)據(jù)條帶以輪轉方式映射到連續(xù)的陣列磁盤中。嚴格地每磁盤映射一條帶地一組

39、邏輯連續(xù)條帶定義為條帶集。611 RAID系統(tǒng)中如何實現(xiàn)冗余。數(shù)據(jù)分布在一組物理磁盤上，冗余磁盤容量用于存儲奇偶校驗信息，保證磁盤萬一損壞時能恢復數(shù)據(jù)。在RAID1中。采用簡單的備份所有數(shù)據(jù)的方法來實現(xiàn)冗余。在RAID2中，采用了海明碼計算模式。在RAID2-5中，采用了某些形式的奇偶校驗計算模式在RAID6中，采用了雙奇偶校驗計算模式。614什么原因造成DVD比CD有更大的容量位組裝更緊密，采用雙層結構在反射層上有一個半反射層，能用兩面記錄數(shù)據(jù)(1)位組裝更緊密。(2)采用雙層結構，在反射層上有一個半反射層，驅(qū)動器的激光通過調(diào)整聚焦能分別讀取每一層。(3)能用兩面記錄數(shù)據(jù)。612在RAID環(huán)

40、境中，并行存取和獨立存取有何不同？并行存取磁盤陣列，各個磁盤同步對各個盤的相同扇區(qū)操作。并行存取模式支持里，是把所有磁盤驅(qū)動器的主軸馬達作精密的控制，使每個磁頭的位置都彼此同步，然后對每一個磁盤驅(qū)動器作一個很短的I/O數(shù)據(jù)傳送，如此一來，從主機來的每一個I/O 指令，都平均分布到每一個磁盤驅(qū)動器。 獨立存取模式并不對成員磁盤驅(qū)動器作同步轉動控制，其對每個磁盤驅(qū)動器的存取，都是獨立且沒有順序和時間間隔的限制，同時每筆傳輸?shù)臄?shù)據(jù)量都比較大。613 CAV(光驅(qū))和CLV(光驅(qū))有何不同？恒定角速度系統(tǒng)，存取外延部分的數(shù)據(jù)要比存取內(nèi)沿數(shù)據(jù)的速度要快。恒定線速度存取外延要比存取內(nèi)沿的盤旋轉速度要慢，數(shù)

41、據(jù)存取恒定。CLV(Constant Linear Velocity)恒定線速度 CLV是早期光驅(qū)的讀取方式。由于光碟片和硬碟不同，光碟片上每個部分的密度都是一樣的，在同樣旋轉一圈的情況下，圓周較長的外圈在讀取資料時會比內(nèi)圈快，所謂的恒定線速度是指從內(nèi)到外都是同樣的讀取速度，而為了保持一開始內(nèi)圈的速度，機器會將光碟的轉速調(diào)高，而到外圈時則會降低光碟片的轉速來配合讀取速度。 CAV(Constant Angular Velocity)恒定角速度 但是CLV因為不停地更改光碟的轉速，會對光驅(qū)機器的壽命造成一定的影響，而且光碟轉速也不可能無限制的加快，為了這兩個原因，后來出現(xiàn)了將光碟轉速固定的讀取方

42、式，也就是CAV，而因為光碟轉速固定，所以讀取速度會從內(nèi)圈到外圈慢慢變快。 615解釋何為serial tapes串行記錄磁帶的serpentine recording蛇形記錄技術？串行記錄磁帶使用一種被稱為蛇形記錄的典型記錄技術。記錄數(shù)據(jù)時 ，沿整個磁帶長度記錄下位的第一組，到達磁帶的尾端后詞頭重新定位到新磁道上，再一次沿整個帶長記錄，只不過這次在相反方向上，這個過程繼續(xù)下去，直到各磁道都寫滿。6.2 Define the following for a disk system: ts=seek time;average time to position head over track r=

43、. n=. N=. tA=. develpo a formula for tA as a function of .tA = tS +1/(2r)+ n/（r*N）6.5 It depends on the nature of the I/O request pattern. On one extreme, if only a single process is doing I/O and is only doing one large I/O at a time, then disk striping improves performance. If there are many proce

44、sses making many small I/O requests, then a non striped array of disks should give comparable performance to RAID 0.71列出外部設備或外圍設備的三種典型類別。人可讀的：適用于與計算機用戶通信。如視頻終端和打印機。機器可讀的：適用于與設備通信。如磁盤和磁帶系統(tǒng)。通信設備：適用于與遠程設備通信?？梢允侨丝勺x的設備，如終端一樣，也可以是機器可讀的。72什么是國際參考字母表（IRA）？每個字符由唯一的7位二進制代碼表示，即ASCII碼信息交換的基本單位是字符。與每個字符相關的是代碼，長度

45、一般為7位或8位。最常用的文本代碼是IRA碼。這個代碼中的每個字符用一個唯一的7位二進制代碼表示，因此，它能表示128個不同的字符。73I/O模塊的主要功能是什么？控制和定時，處理器通信，設備通信，數(shù)據(jù)緩沖，檢錯。74列出并簡要定義 I/O的三種技術。編程式I/O：數(shù)據(jù)在處理器和I/O模塊內(nèi)交換，處理器執(zhí)行一個使他直接控制I/O操作的程序。中斷驅(qū)動式I/O：當處理器發(fā)送一個I/O命令后，繼續(xù)執(zhí)行其他指令，；而當I/O模塊完成工作后，就中斷處理器工作，讀取數(shù)據(jù)。存儲器直接存?。篒/O模塊和主存通過DMA交換數(shù)據(jù)，不需要處理器參與交換數(shù)據(jù)。75存儲映射式I/O與分離式I/O有何區(qū)別？簡述I/O端口

46、的兩種編址方式的區(qū)別。1、分離式I/O(獨立編址方式)；分配給系統(tǒng)中所有端口的地址空間是完全獨立的，與內(nèi)存的地址空間沒有關系；使用不同的指令訪問存儲器與I/O端口。2、存儲映射式I/O(內(nèi)存映象式方式)：存儲單元和I/O設備有單一的地址空間，處理器把I/O模塊的狀態(tài)、數(shù)據(jù)寄存器看成存儲單元一樣對待，并使用相同機器指令存取存儲器和I/O設備。76當出現(xiàn)設備中斷時，處理器如何確定是哪個設備發(fā)生了故障。答：通常采用四種技術：多條中斷線，軟件輪詢，菊花鏈，總線仲裁提供處理器和I/O模塊間地多條中斷線。另一種方法是軟件輪詢。當處理器檢測到一個中斷時，轉移到中斷服務程序，這個程序的任務是輪詢每一個I/O模

47、塊來確定哪個模塊產(chǎn)生中斷。另一種使用向量式中斷技術仲裁。77當DMA取得總線控制時和它繼續(xù)保持對總線控制的期間，處理器做什么？答：可以進行計算，但是如果要訪問總線，要等待一個總線周期(CPU掛起)。7.1 In the first addressing mode, 28 = 256 ports can be addressed. Typically, this would allow 128 devices to be addressed. However, an opcode specifies either an input or output operation, so it is po

48、ssible to reuse the addresses, so that there are 256 input port addresses and 256 output port addresses. In the second addressing mode, 216 = 64K port addresses are possible.9.1 簡要解釋如下表示法：符號幅值，2的補碼，偏值(移碼)。答：符號幅值表示法：采用一個符號位的最簡單的表示法是符號幅值表示法。以一個n位字為例，最左邊為符號位，其余n-1位為整數(shù)的幅值。2的補碼表示法：與符號幅值表示法類似，2的補碼表示法也使用最高

49、位為符號位，不同在于其他位的解釋方式。若A是正的，則符號位a(n-1)是0；其余位表示此數(shù)的幅值，如同符號幅值法一樣。對于一個負數(shù)A，其符號位a(n-1)是1。其余n-1位能取2(n-1)個值中的某個數(shù)。于是負整數(shù)可表示的范圍是由-1到-2(n-1)。偏值表示法：一個正常意義上的2進制補碼數(shù)加上一個偏移值。9.2 上述三種表示法中如何確定一個數(shù)是否為負數(shù)？答：符號幅值：若最高位是1，則位負數(shù)。2的補碼：它的符號位a(n-1)是1，則表示該數(shù)為負數(shù)。偏值：若最高位為0，則表示該數(shù)為負數(shù)。9.3 對于2的補碼數(shù)，符號擴展規(guī)則是什么？答：2的補碼整數(shù)擴展規(guī)則是：移符號位到新的最左位，其余空出位均以符

50、號位的副本填充。即對于正數(shù)填充0，對于負數(shù)填充1。9.4 在2的補碼表示法中，如何求得一個整數(shù)的負數(shù)？答：(1)將整數(shù)的每位（包括符號位）求反（布爾反或1的補）。(2)將此結果作為一個無符號數(shù)對待，加1，丟棄溢出位。9.5 一般而言，對一個n位整數(shù)i求（2的）補運算時能產(chǎn)生同一整數(shù)嗎？答：一般不能。特例：-（2n1）= 2n1和-0=0。 求反?，求補-i?，按位取反i。9.6 一個數(shù)的2的補碼表示與對一個數(shù)求（2的）補有何不同？答：一個數(shù)的2的補碼表示是一種2進制整數(shù)表示法，是一個01排列。對一個數(shù)求（2的）補時一個操作，它把輸入的i作為2的補碼表示的數(shù)，輸出-i的2進制補碼表示。9.7 如

51、果將2的補碼數(shù)看作是無符號整數(shù)來進行加法運算，則以2的補碼數(shù)來解釋此“和”數(shù)，其結果是正確的，但不能用于乘法運算，為何？答：該算法將2的補碼數(shù)直接看作普通的無符號整數(shù)來進行加法運算，以一位測試溢出。對于乘法，如果我們把補碼位模式看作無符號數(shù)字，其幅值是有別于補碼(版本)的幅值（規(guī)模），結果的幅值（大?。遣煌摹?.8 浮點表示法中，數(shù)的4個基本元素是什么？答：是符號，有效數(shù)(尾數(shù))，指數(shù)和基數(shù)。9.9 浮點數(shù)的指數(shù)部分采用偏值表示法有什么好處？答：好處在于比較運算時非負的浮點數(shù)能作為整數(shù)對待，比較兩個非負的浮點數(shù)與比較兩個整數(shù)一樣簡單。9.10 正上溢，指數(shù)上溢和有效數(shù)上溢overflo

52、w，三者的區(qū)別是什么？答：當機器(浮點/整數(shù))數(shù)值大于最大正數(shù)A值，或小于最小負數(shù)B值時，稱為上溢。指數(shù)上溢指一個浮點數(shù)的正指數(shù)超過了最大允許指數(shù)值。有效數(shù)上溢是指2個同符號數(shù)相加，符號位進位(丟失)。9.11 浮點加減法的基本環(huán)節(jié)是什么？答：（1）檢查0 （2）對齊有效數(shù)(向大指數(shù)對齊) （3）加或減有效數(shù) （4）規(guī)格化結果9.11-2 浮點乘除法的基本環(huán)節(jié)是什么？答：（1）檢查0 （2）加或減指數(shù) （3）乘或除有效數(shù) （4）規(guī)格化結果9.12 給出使用保護位的理由？答：為了避免最低有效數(shù)位不會由于對齊而丟失了。使精度更準確9.13 列出浮點數(shù)運算結果的4種舍入方法。答：就近四舍五入，中點奇

53、進偶不進結果最后一位為0，不怕最低有效數(shù)位由于對齊而丟失，均值不變。朝正無窮舍入，朝負無窮舍入，朝0舍入。9.20, 兩相近的浮點數(shù)相減，結果很小，有效位數(shù)降低。相對誤差增大。9.21在基值為2時，指數(shù)為四位，有效數(shù)為七位（如果有隱含位，不計在內(nèi)。不過不影響結果）時， 求相對誤差。r = (A-A')/A(0.4) 10 = (0.0110011001100) 2 截斷后約= (0.01100110) 2; r= (0.4 (0.01100110) 2)/0.4= 1-(1/4 +1/8+1/64+1/128)*5/2*100%=0.39%9.1 Sign Magnitude: 512

54、 = 0000 0010 0000 0000 29 = 1000 0000 0001 1101 Twos Complement: 512 = 0000 0010 0000 000029 = 1111 1111 1110 00119.10 +6 00000110 6 11111010 +6 00000110 6 11111010 +13 00001101 +13 00001101 13 1111001113 11110011 +19 00010011 +7 00000111 7 11111001 19 11101101 9.22 a. B(Xq)*(1 bp), b(qp)b. b(Xq)*(1

55、 bp), b(q1)9.23Express the following numbers in IEEE 32-bit floating-point format : d. 384 = 110000000 = 1.1 × 21000Change binary exponent to biased exponent:127 + 8 = 135 = 10000111Format: 0 10000111 00000000000000000000000e. 1/16 = 0.0001 = 1.0 × 2100127 4 = 123 = 01111011Format: 0

56、01111011 00000000000000000000000f. 1/32 = 0.00001 = 1.0 × 2101127 5 = 122 = 01111010Format: 0 01111010 000000000000000000000009.24 a. 28 (don't forget the hidden bit)b. 13/16 = 0.8125 c. 2 9.32 We have 0.4 × 20. Because 0.4 is less than 0.5, this is not normalized. Thus, we rewrite as

57、0.4 = 0.8 × 21 The closest we can get (7 bits) is 0.1100110. Converting this back to decimal, we have (1/2 + 1/4 + 1/32 + 1/64) × 2-1 = 0.3984375 The relative error is = (0.4 -0.3984375) /0.4 = 0.0039 9.35 We have EA = (A-A')/ A = 1 A'/A A' = A(1 EA) B' = B (1 EB) A'B' = AB (1 EA)(1 -EB) = AB 1 (EA +EB) + EAEB AB 1 (EA + EB) The product term EAEB should be negligible in comparison to the sum.ConsequentlyEAB = EA +EB.10.1