1、 PAGE36 / NUMPAGES38目 錄 TOC * MERGEFORMAT 摘要 PAGEREF _Toc262926738 h 1Abstract PAGEREF _Toc262926739 h 2第1章緒論 PAGEREF _Toc262926740 h 31.1本課題研究背景 PAGEREF _Toc262926741 h 31.2本課題研究意義 PAGEREF _Toc262926742 h 31.3本課題主要研究容 PAGEREF _Toc262926743 h 4第2章系統(tǒng)的設計方案論證 PAGEREF _Toc262926744 h 52.1系統(tǒng)總體方案 PAGEREF

2、_Toc262926745 h 52.2 前級緩沖電路方案論證 PAGEREF _Toc262926746 h 52.3中間放大級方案論證 PAGEREF _Toc262926747 h 62.4末級功率放大方案論證 PAGEREF _Toc262926748 h 62.5系統(tǒng)控制顯示論證 PAGEREF _Toc262926749 h 72.5.1 系統(tǒng)處理器的選擇 PAGEREF _Toc262926750 h 72.5.2 系統(tǒng)顯示的選擇 PAGEREF _Toc262926751 h 72.6濾波電路方案論證 PAGEREF _Toc262926752 h 8第3章系統(tǒng)的理論分析與計算

3、 PAGEREF _Toc262926753 h 93.1 帶寬增益積分析 PAGEREF _Toc262926754 h 93.2 通頻帶增益起伏控制分析 PAGEREF _Toc262926755 h 103.3 抑制零點漂移分析 PAGEREF _Toc262926756 h 103.4系統(tǒng)固有噪聲分析抑 PAGEREF _Toc262926757 h 113.5 線性相位分析與計算 PAGEREF _Toc262926758 h 113.6放大器穩(wěn)定性分析 PAGEREF _Toc262926759 h 12第4章系統(tǒng)的電路原理和設計 PAGEREF _Toc262926760 h 1

4、34.1 前級跟隨電路設計 PAGEREF _Toc262926761 h 134.2中間放大級和濾波電路設計 PAGEREF _Toc262926762 h 134.2.1 壓控運放AD603原理與電路 PAGEREF _Toc262926763 h 144.2.2 控制電壓產(chǎn)生電路 PAGEREF _Toc262926764 h 154.2.3 濾波電路設計 PAGEREF _Toc262926765 h 174.3 末級功率放大電路 PAGEREF _Toc262926766 h 184.4人機接口電路 PAGEREF _Toc262926767 h 204.4.1 液晶接口電路 PAG

5、EREF _Toc262926768 h 204.4.2 鍵盤接口電路 PAGEREF _Toc262926769 h 214.5 穩(wěn)壓電源電路 PAGEREF _Toc262926770 h 23第5章系統(tǒng)的軟件設計 PAGEREF _Toc262926771 h 255.1 系統(tǒng)總體軟件設計 PAGEREF _Toc262926772 h 255.2 液晶顯示部分軟件設計 PAGEREF _Toc262926773 h 265.3鍵盤管理模塊軟件設計 PAGEREF _Toc262926774 h 285.3.1 I2C總線軟件設計 PAGEREF _Toc262926775 h 285.

6、3.2 ZLG7290軟件設計 PAGEREF _Toc262926776 h 305.4 單片機控制DA產(chǎn)生電壓模塊軟件設計 PAGEREF _Toc262926777 h 32第6章系統(tǒng)調(diào)試與測試結果 PAGEREF _Toc262926778 h 346.1 調(diào)試過程中若干問題的解決 PAGEREF _Toc262926779 h 346.1.1 系統(tǒng)防干擾措施 PAGEREF _Toc262926780 h 346.1.2 電路設計中遇到的問題與解決方案 PAGEREF _Toc262926781 h 346.2系統(tǒng)調(diào)試和測試結果 PAGEREF _Toc262926782 h 35第

7、7章總結與展望 PAGEREF _Toc262926783 h 377.1 總結 PAGEREF _Toc262926784 h 377.2 展望 PAGEREF _Toc262926785 h 37參考文獻 PAGEREF _Toc262926786 h 38致 PAGEREF _Toc262926787 h 39 TA 摘要寬帶直流低噪聲放大器技術是當今電氣控制與通訊領域技術發(fā)展的熱點之一。它的出現(xiàn)，標志著工業(yè)控制技術與通訊領域又一個新的突破，并將對這些領域的發(fā)展產(chǎn)生重要影響。本次設計，充分的利用了數(shù)字系統(tǒng)以模擬的優(yōu)點并結合了單片機預置和控制增益放大器，這使系統(tǒng)的精確度和可控性得到了大大的

8、提高。前級緩沖級采用超寬帶高壓運放OPA642做電壓跟隨輸入級，中間放大級采用壓控放大器AD603配合AD818的濾波電路，末級級功率放大級是使用低噪聲的運放和高壓高速緩沖器搭配，使輸出電壓的有效值得到提高。利用單片機與數(shù)字算法控制信號得到了合理的前級放大和精確的放大倍數(shù)，同時由液晶顯示屏顯示出來。論文詳細闡述了該課題的設計方案，前級緩沖級、中間放大級、末級級功率放大級電路設計，介紹了硬件構造和程序流程，最后介紹了該系統(tǒng)的初步實驗結果和系統(tǒng)下一步開發(fā)的展望。關鍵字 ：寬帶直流低噪聲放大器，前級緩沖級，中間放大級，末級級功率放大級AbstractThe technology of Broadba

9、nd Low Noise Amplifier DC isone of the hotspots of technological developmentin the field of electrical control andcommunications today. Its appearance marked a new breakthrough in the field of industrial control technology and communications. And it will have a major impact on the development of the

10、se areas.The design full use of the advantages of digital systems simulation and combined withSCM preset and control gain amplifier, which makes the system accuracy and controllabilityimproved greatly. The front buffer stage use ultra broadband high-voltage operational amplifier OPA642 as voltage fo

11、llower input stage, the middle amplification use the filter circuit which posed by voltage-controlled amplifier AD603 and the AD818, the final stage power amplification stage is to use low-noise amplifier and high-voltage high-speed buffer to improve the RMS of output voltage. Using single chip and

12、digital control signal algorithmhave obtained reasonably Preamplifier and accurate magnification, while the LCD display. The paper describedthe design of the subjectin detail, the front buffer, the middle zoom level, the final stage power amplification stage,and its circuit design, introducedthe har

13、dware structure and program flow, and finally presented the preliminary results of the system and the systematic next development prospects.Keywords: Broadband DC low noise amplifier, the front buffer, the middle zoom level, the final stage power amplification stage第1章 緒論1.1本課題研究背景隨著我國國民經(jīng)濟的發(fā)展和綜合國力的增

14、強，人民的生活質(zhì)量獲得很大提高。隨著科技和通訊技術的高速發(fā)展和應用，而以網(wǎng)絡技術為核心的信息通信技術的迅速滲入，極大擴展了放大器的應用圍。寬帶放大器是通信系統(tǒng)和其它電子系統(tǒng)必不可少的一部分。這類電路主要用于對視頻信號、脈沖信號或射頻信號的放大。用于電視圖像信號放大的視頻放大器是一種典型的基帶型寬帶放大器，所放大的信號的頻率圍可以從幾赫或幾十赫的低頻直到幾兆赫或幾十兆赫的高頻。寬帶放大器還用于時分多路通信、示波器、數(shù)字電路等方面的基帶放大器或脈沖放大器（帶寬從幾赫到幾十或幾百兆赫），用于測量儀器的直流放大器（帶寬從直流到幾千赫或更高），以與音響設備中的高保真度音頻放大器（帶寬從幾十赫到幾十千赫）

15、等。此可知寬帶放大器在通信系統(tǒng)中起到非常重要的作用，對于它的要求也越來越高。1.2本課題研究意義寬帶直流低噪聲放大器技術是當今電氣控制與通訊領域技術發(fā)展的熱點之一，被譽為電氣領域的樞紐。它的出現(xiàn)，標志著工業(yè)控制技術與通訊領域又一個新的突破，并將對這些領域的發(fā)展產(chǎn)生重要影響。超寬帶（UWB）技術始于20世紀60年代脈沖通信技術，利用頻譜極寬的超短脈沖進行通信。主要用于雷達、定位和通信系統(tǒng)中。低噪聲放大器(low noise amplifier 簡稱LNA)是超寬帶接收機系統(tǒng)中的重要模塊之一。在成熟的窄帶低噪聲放大器研究的基礎上，超寬帶低噪聲放大器的研究的基礎上，超寬帶低噪聲的研究的研制得到了飛速

16、的發(fā)展。從2002年超寬帶批準應用于民用以來，各個大學和研究機構都爭相對超寬帶低噪聲寬帶放大器進行研制。超寬帶LNA與窄帶LNA設計有所不同的是：(1)要在超寬帶實現(xiàn)輸入輸出匹配；(2)要在帶有平坦的增益;(3)受到有源器件的增益乘積的限制。目前低噪聲放大器的技術已經(jīng)比較成熟，UWB LNA伴隨著半導體技術的進步而得到飛速的發(fā)展。目前難點和熱點是如何提高低噪聲的噪聲性能。線性度和帶寬，進一步降低電壓合功耗實現(xiàn)單片機的集成；由于UWB系統(tǒng)有著較高的科研性和廣闊的市場的前景，因此設計高性能的超寬帶LNA是很有研究價值。在應用的場景下，如果信號過小，混頻器無法檢測。信號過大又對后級造成過載。如果在信

17、號幅值變化的情況下，這就要求LNA的增益可調(diào)。其次，具有可調(diào)功能，能適用實際應用中的各種需要，具有更大的靈活性。再次，增益和功耗有一定的關系。具有增益可調(diào)功能的低噪聲放大器可以很好地降低功耗。目前提出的窄帶的增益可調(diào)的低噪聲放大器，但是具有連續(xù)增益可調(diào)功能的超寬帶低噪聲放大器還沒人提出，因此本課題具有一定科研首創(chuàng)性。1.3本課題主要研究容根據(jù)本次課題的要求，我們認真取舍，充分的利用了數(shù)字系統(tǒng)以模擬的優(yōu)點并結合了單片機預置和控制放大器，這使系統(tǒng)的精確度和可控性得到了大大的提高。后級放大器是使用低噪聲的運放和高壓高速緩沖器搭配，使輸出電壓的有效值得到提高；利用單片機與數(shù)字算法控制信號得到了合理的前

18、級放大和精確的放大倍數(shù)，同時由液晶顯示屏顯示出來。電壓增益AV60dB，輸入電壓有效值Vi10mV，AV可在060dB圍手動連續(xù)調(diào)節(jié)。最大輸出電壓正弦波有效值Vo10V，輸出信號波形無明顯失真。電壓增益AV可預置并顯示，預置圍為060dB，步距為1dB；放大器的帶寬可預置并顯示（在5MHz、 10MHz 兩點）。放大器的輸入電阻50，負載電阻（502）。3dB通頻帶010MHz；在09MHz通頻帶增益起伏1dB。人機接口友好，該系統(tǒng)采用128*64大屏幕液晶顯示器對參數(shù)和各種信息進行顯示，并具有簡單明了的按鍵，方便用戶進行設置。制作此次設計所用的電源。本次課題設計放大器的幅頻特性曲線如圖1-1

19、所示。、圖1-1 放大器的幅頻特性曲線第2章 系統(tǒng)的設計方案論證2.1系統(tǒng)總體方案根據(jù)放大器設計的要求指標，帶寬和增益要求，放大器的帶寬要求可選，為10 MHz和5 MHz，增益在060dB連續(xù)可調(diào)，并且要求能夠在50的負載提供有效值為10V的正弦波輸出。針對上述要求，認真考慮實行方案，認為放大器可以分為5個模塊來設計分別是前者緩沖級，中間放大級和帶寬選擇，末級功率放大，增益帶寬控制顯示部分和直流穩(wěn)壓電源。整體系統(tǒng)圖如圖2-1所示。末級功率放大前級緩沖級中間放大級和帶寬選擇帶寬增益控制顯示直流穩(wěn)壓電源圖2-1 系統(tǒng)框圖2.2 前級緩沖電路方案論證前級沖電路，要求能提高輸入電阻在50以上，并且能

20、要能初步濾掉信號中的噪聲。方案一 ：采用三級管等分立元件搭，采用NSC公司的2N3904和2N3906的三級管可以構成共射級做輸入緩沖電路，帶寬能達到25 MHz，但是還要在搭后級電流消除電路的直流偏置，還要電路對小信號跟隨效果不是很好，所以該方案很難滿足系統(tǒng)的要求。方案二： 采用BURR-BROWN公司的低噪聲超寬帶運放OPA642在做電壓跟隨器的時候在小信號的峰峰值為0.1V的時候的在不同的增益時幅頻特性曲線如圖2-2所示?？梢娮鲭妷焊S器是帶寬完全能滿足設計要求而且在通頻帶很平坦，所以采用OPA642作為前級緩沖級。圖2-2 OPA642小號幅頻特性2.3中間放大級方案論證方案一 ：采用

21、帶寬寬帶增益積得運算放大器制作多級放大電路。以OPA842為例，利用OPA842寬帶增益積打的特點，使輸入的小信號充分放大。再用其他電流型運放放大至有效值10V。但是這種方法采用數(shù)字電位器作為電路中的調(diào)節(jié)增益的部分，但是一般的數(shù)字電位器截止頻率較低。例如XP9C10系列的截止頻率僅有1MHz左右，給電路的設計帶來很大的不方便。方案二 ：采用帶寬寬帶增益積得運算放大器構建出增益為60dB的電路。再用乘法器來控制輸入信號的幅值。該方案結構簡單，控制也方便。但是只能適用小信號，對稍大的信號就會始終。方案三 ：采用集成寬帶的可調(diào)的增益放大器。以AD603為例，單片的AD603可以有40dB的可調(diào)的增益

22、圍。在-1030dB的模式下有90MHz的帶寬，可以很好的滿足要求。對于60dB的要求可以串聯(lián)兩級AD603來實現(xiàn)。并且AD603采用電壓控制放大，增益與控制電壓成線性關系，能夠很方便的通過單片機配合DAC控制。比較上述方案，方案一的增益調(diào)整不便，方案二可行性較差，方案三能較好的滿足設計要求，最終選擇方案三。2.4末級功率放大方案論證方案一 ：采用分立元件搭建電路。選用NSC公司的2N3904和2N3906三級管可以達到25MHz的帶寬，能夠滿足要求，但是為了提高電路的穩(wěn)定性，需要將反饋回路用電容串聯(lián)到地，放大器的低頻響應會變差，不能夠作直流放大。方案二 ：采用集成功率放大芯片。這種方法簡潔，

23、調(diào)節(jié)方便。但是集成功放一般用于音頻放大，放大器的帶寬受到限制，很難滿足設計的要求。方案三 ：采用高壓運放配合高速緩沖器實現(xiàn)。在BURR-BROWN公司應用手冊中介紹，使用寬帶高壓運放OPA603和高速緩沖器和BUF634配合，加入適當?shù)姆答仯纯商峁╇妷涸鲆婧碗娏鞣糯?，從而達到寬帶功放的功能，電路如圖2-3所示。圖2-3 末級功率放大原理圖比較上述三種方式：使用分立元件有其優(yōu)勢，但是調(diào)試困難，低頻響應與穩(wěn)定性之間有矛盾，不適和做直流放大；集成功率放大器很難滿足寬帶放大要求；使用電流反饋型的運放OPA603芯片配合BUF634可以方便實現(xiàn)上述功能。最終選擇方案三。2.5系統(tǒng)控制顯示論證2.5.1

24、系統(tǒng)處理器的選擇方案一 ：選用最常見的80C51單片機作為系統(tǒng)的核心處理器。51系列的單片機作為一種通用性很強的單片機，具有很強的實用性。但是51單片機的功耗較大，而且數(shù)據(jù)端口較少，而且受到容量限制，只能完成較簡單的功能。方案二 ：選用TI公司的MSP430F169系列的單片機處理器。MSP430單片機作為一款低功耗單片機，可以用兩節(jié)5號電池供電。而且功能強大，其中斷功能是其比較突出的一個優(yōu)點。其程序只要進行初始，不要不停地循環(huán)執(zhí)行，大大提高的系統(tǒng)的穩(wěn)定性。比較方案一和方案二，兩款單片機從功耗和功能上考慮選用MP430單片機能較好完成系統(tǒng)的設計。2.5.2 系統(tǒng)顯示的選擇方案一 ：選用七段數(shù)碼

25、管作為系統(tǒng)顯示。七段數(shù)碼管作為最常用的的顯示器，具有編程簡單，而且價格低廉。但是數(shù)碼管顯示容只能是數(shù)字和幾個特定的字母，顯示容有限，而且在數(shù)碼管用多是占用的單片機接口過多，浪費單片機的接口資源。方案二 ：選用液晶顯示屏顯示。液晶顯可以顯示出各種想要顯示的容，而且占用單片機的數(shù)據(jù)口一定，根據(jù)設計要求可以選用大小相匹配的液晶。但是相比數(shù)碼管液晶的成本略顯過高。根據(jù)此次的設計顯示容，七段數(shù)碼管不能勝任顯示任務，故最好選用128*64的液晶屏作為本課題的顯示器。2.6濾波電路方案論證方案一 ：使用現(xiàn)成的濾波器芯片，如Maxim公司的開關電容濾波器芯片MAX262，可以實現(xiàn)低通、高通、和帶通濾波器。方案

26、二 ：使用高頻運放構建濾波電路，根據(jù)設計中要求的截止頻率選用相匹配的電阻電容。而且由于要在通頻帶平坦，選用二階的巴特沃斯低通濾波器，通過對電路Q點的選取可以將通帶增益起伏控制在要求的圍。比較方案一和方案二覺，方案一控制簡單而且比較穩(wěn)定，但是本課題要求截止頻率在10MHz，市面上很難買到符合要求的專用濾波器，而且價格偏貴還要買相應的可調(diào)電容相匹配，實現(xiàn)較難。方案二雖然電路搭建好了后截止頻率不變，但是本課題只設定了2個截止頻率。只要用一組2路繼電器就可以切換，所以實現(xiàn)較容易，最終選定方案二。第3章 系統(tǒng)的理論分析與計算3.1 帶寬增益積分析設計要求放大器的最大電壓增益AV60dB，即1000倍，3

27、dB 通頻帶 010MHz，則系統(tǒng)總的帶寬增益積要求為1000 10MHz = 1GHz。由于多級放大電路的通頻帶比組成它的每一級的通頻帶窄，輸入信號經(jīng)過OPA642跟隨后進入系統(tǒng)放大，分析帶寬增益積，合理地配置各級的增益和帶寬。主要指標分配為 ： 前級緩沖級：用一片OPA642做成前級電壓跟隨器，電壓增益為0dB，帶寬200MHz；中間放大級：用兩片AD603級聯(lián)，選-1030dB模式，兩片最終增益 -2060dB，帶寬60MHz ；中間低通濾波器：用兩片AD818搭建2階有源濾波器，分別為5 MHz和10 MHz的低通濾波器。增益為1.5856倍即4dB。末級放大級：用一片電流型運放OPA

28、603和2片BUF634組成后級功率放大，增益為16dB，帶寬40MHz。這樣設計的寬帶放大器增益圍約為-1070dB，頻帶寬度大于 10MHz?？傮w電路設計如圖5所示，由于AD603輸出的電壓有效值有限為2V，所以當增益為60 dB時，電壓增益分配為前級緩沖為0 dB，第一片AD603的增益為20 dB，AD818的低通濾波器的增益為4 dB，第二片的AD603的增益為20 dB，末級的功率放大增益為16 Db，這樣電路的總體增益為60 dB，輸出的電壓有效值可以達到10V，總體電路框圖如圖3-1所示。輸入級OPA642末級功率放大OPA 603程控電壓放大器 AD603有源濾波器AD811

29、程控電壓放大器 AD603單片機控制DA電壓輸出圖3-1 總體電路框圖3.2 通頻帶增益起伏控制分析系統(tǒng)通頻帶的增益起伏同時受到濾波器和各級運算放大器的帶增益平坦度的影響。由于各級的增益是對數(shù)相加的關系，我們對各級的增益起伏控制分別進行分析：對于前置緩沖器，使用同相跟隨器作緩沖可以使整個放大器輸入阻抗提高，降低信號源的驅(qū)動要求。選擇作跟隨器時增益穩(wěn)定的運放，使用OPA642 可達到0.1dB 以下 。中間放大級增益最大，增益起伏主要來自這一級。濾波器的帶增益起伏受到濾波器Q點選取而變化，巴特沃斯濾波器通帶比較平坦，在Q點選0.707時，通帶增益起伏可以控制在0.1 dB以下。若使用兩片AD60

30、3級聯(lián)，根據(jù)數(shù)據(jù)手冊，10.7MHz 時增益起伏在 0.6dB以。AD603 的控制電壓的微小變化能夠引起增益的較大起伏，需要精確控制。使用12位的TLV5618，配合最大誤差為高精度 +1.250V 電壓基準源MAX6161，可以使 DA 輸出最大電壓起伏對應的增益起伏為 0.024dB。但是實際過程中兩邊AD603級聯(lián)在增益過大時會產(chǎn)生共激震蕩，造成整個電路不穩(wěn)定。一般在兩片AD603級聯(lián)會加電容隔離來消除共激震蕩，但是本課題電路要能對直流進行放大，所以不能加電容進行隔離。但是如果將濾波器加在兩片AD603中間時，可以消除這種情況。所以最終在兩片AD603級聯(lián)時，中間加濾波器能將帶增益起伏

31、控制在0.1V。直流電源的供電的穩(wěn)定性也會對各級放大產(chǎn)生影響。需要對直流電源輸入作電容電感的型濾波，有效濾除各個芯片電源電壓中低頻紋波和高頻分量。末級放大級的增益大于 20dB，與中間級放大類似，也要選擇通頻帶平穩(wěn)的電路。根據(jù)資料使用 OPA603 的幅頻響應如圖3-2所示，在通頻帶的最大起伏為 0.5dB。圖3-2 OPA603幅頻響應3.3 抑制零點漂移分析我們設計使用了高質(zhì)量的穩(wěn)壓直流電源和部分經(jīng)過老化實驗的元件，可大大減小由此而產(chǎn)生的漂移。輸入級采用 OPA642，直流偏移為 500V，相對于輸入信號有效值為10mV 時，引入的誤差約為 1%。中間級的零點漂移也不可忽略，AD603的電

32、壓偏移最大為 20mV，經(jīng)過 60dB 放論上可以產(chǎn)生最大 20V 的輸出失調(diào)電壓，因此必須進行調(diào)零。末級功率放大使用 OPA603，15V 供電時的最大零點漂移為 6mV，作大信號放大使用時可以忽略但是若前級為衰減，這項的影響將十分顯著。因此對OPA603 也要進行調(diào)零。經(jīng)過處理，該方案能較好的抑制零點漂移現(xiàn)象。3.4系統(tǒng)固有噪聲分析抑根據(jù)分析本系統(tǒng)的固有噪聲來源主要有寬帶噪聲、電阻熱噪聲與1/f 閃爍噪聲。首先：電阻熱噪聲由導體中電子的不規(guī)則運動產(chǎn)生。為了避免電阻熱噪聲， 我們在系統(tǒng)中應用低噪聲電阻作為反饋回路的電阻，在不影響放大器頻率響應的前提下使用阻值較低的電阻作為反饋電阻，電阻熱噪聲

33、可利用en=AVERAGE(1)公式計算。其次：對于寬帶噪聲利用運算放大器官方手冊中其電壓頻譜密度曲線進行計算，該計算較為繁瑣，在此不詳述。最后：對于1/f 閃爍噪聲，長可將其歸一化為1Hz 噪聲，利用電壓頻譜密度曲線給出的數(shù)據(jù)進行計算。對于我們的設計而言，通過選擇低噪聲器件已能夠較好的解決系統(tǒng)固有噪聲的問題。3.5 線性相位分析與計算如果一個頻率為的正弦信號通過系統(tǒng)后，它的相位落后 ，則該信號被延遲了 /的時間。由于調(diào)試時我們使用函數(shù)信號發(fā)生器，其輸出信號含有各階諧波分量，輸入信號可以分解為多個正弦信號的疊加。在通過運算放大器之后由于客觀的諧波失真存在，會出現(xiàn)一定的相位失真的問題。運放實測表

34、明，系統(tǒng)中各級放大器的線性相位誤差均小于0.1，影響相位線性度的最重因素是濾波網(wǎng)絡的相頻特性。貝塞爾濾波器具有最好的線性相位特性，但幅頻特性下降常緩慢，要達到 9MHz 時小于等于 1dB的增益誤差，需設計 8階無源濾波，電感值較大、網(wǎng)絡復雜、制作困難。綜合考慮，采用較低階數(shù)的其他種類濾波器來使相位非線性盡減小。 實際系統(tǒng)中采用 2階有源巴特沃濾波器，5MHz 和10MHz 截頻的相頻、幅頻相應如圖 3-3(a)和圖 3-3(b)所示，可見通頻帶相位線性度較好。(a)5MHz截止頻率的巴特沃斯濾波器(b)10 MHz截止頻率的巴特沃斯濾波器圖3-33.6放大器穩(wěn)定性分析對于放大器的穩(wěn)定性分析，

35、我們主要考慮三個方面的問題：由于采用三級放大器級聯(lián)的方式，為了減少高頻自激和消振困難，在相鄰的放大器之間加入電壓跟隨器作隔離； 同時， 為了消除阻引起的寄生震蕩，還要在運放電源端就近接去耦電容。系統(tǒng)各部分電路間阻抗匹配問題：我們的設計使本系統(tǒng)各部分電路之間的輸入輸出阻抗匹配，不僅提高了系統(tǒng)的穩(wěn)定性，而且對本系統(tǒng)驅(qū)動容性負載能力的提高有很大幫助。從電路板的布局上進行考慮：我們避免在放大器下方走電源線與地線，以減小寄生電容以提高放大器的穩(wěn)定性。地線在電路板焊的盡量粗，來過濾掉電路中的低頻諧波和高頻分量。并且盡量減少信號走線長度來減小寄生效應的影響。第4章 系統(tǒng)的電路原理和設計4.1 前級跟隨電路設

36、計本課題要求正弦信號輸入的有效值在10mV以下，并且頻率達到10MHz， 放大器的輸入電阻50，所以決定采用超寬帶低噪聲運放構成電壓跟隨電路，經(jīng)過比較選用OPA642作為前級電壓跟隨的器件。OPA642是一款超寬帶低噪聲運算放大器?？梢圆捎?V供電，在作為增益為1的電壓跟隨器是其貸款可以達到400 MHz超低噪聲，噪聲為2.7nV ，在正弦信號有效值為10mV時引入噪聲量小于1%，可以忽略不計。用OPA642構建前級跟隨電路如圖4-1所示，OPA642閉環(huán)帶寬增益積能達到400MHz，搭建成前級正向跟隨器，輸入電阻50，滿足設計的要求。但是在正負電源與地之間一定要加去耦電容，不然電路會產(chǎn)生自激

37、振蕩。圖4-1 OPA642前級跟隨電路4.2中間放大級和濾波電路設計4.2.1 壓控運放AD603原理與電路AD603 的簡化原理框圖如圖4-2所示， 它由無源輸入衰減器、增益控制界面和固定增益放大器三部分組成。圖中加在梯型網(wǎng)絡輸入端(V INP) 的信號經(jīng)衰減后，由固定增益放大器輸出，衰減量是由加在增益控制接口的電壓決定。增益的調(diào)整與其自身電壓值無關，而僅與其差值VG 有關， 由于控制電壓GPOS/ GNEG 端的輸入電阻高達50M ，因而輸入電流很小，致使片控制電路對提供增益控制電壓的外電路影響減小。以上特點很適合構成程控增益放大器。圖4-2中的“滑動臂”從左到右是可以連續(xù)移動的。圖4-

38、2 AD603部原理圖當VOUT和FDBK兩管腳的連接不同時，有三種模式可供選擇。模式一：將VOUT與FDBK短路，即為寬頻帶模式（90MHz寬頻帶），AD603的增益設置為-11.07dB+31.07 dB。模式二：VOUT與FDBK之間外接一個電阻REXT，F(xiàn)DBK與COMN端之間接一個5.6uF的電容頻率補償。根據(jù)放大器的增益關系式，選取合適的REXT，可獲得所需要的模式一與模式三之間的增益值。當REXT=2.15千歐時，增益圍為-1+41dB。模式三：VOUT與FDBK之間開路，F(xiàn)DBK對COMN連接一個18uF的電容用于擴展頻率響應，該模式為高增益模式，其增益圍為+8.92+51.0

39、7dB，帶寬為9MHz.在以上三種模式中，增益G（dB）與控制電壓VG的關系曲線如圖4-3所示。當VG在-500mV+500mV圍以40dB/V（既25mV/dB）進行線性增益控制，增益G(dB)與控制電壓VG之間的關系為：G(dB）=40VG+Goi（i=1，2，3），其中VG=VGPOS-VGNEG（單位為伏特），Goi分別為三種不同模式的增益常量：GO1=10dB，GO2=1030dB（由REXT決定，當REXT=2.15千歐時，GO2=20dB），GO3=30dB。當VG+500mV時，增益（dB）與控制電壓VG之間不滿足線性關系，當VG=-526mV時，Gmin(dB)=GF-42.

40、14；VG=+526mV時，Gmax（dB）=GF。圖4-3 AD603增益與控制電壓曲線根據(jù)本課題要求，選用AD603的模式一將VOUT與FDBK短路，即此時AD603的增益為-11.07dB+31.07 dB。再在2號管腳即GENG上接固定電壓0.5V，這樣通過單片機控制DA給GPOS管腳一個可變電壓，電壓圍在01V，從而給兩個管腳的電壓差VG圍控制在-0.5V+0.5V。這樣AD603的增益與VG成線性關系，方便控制。設計電路如圖4-4所示。圖4-4 程控放大器AD603電路4.2.2 控制電壓產(chǎn)生電路由于要產(chǎn)生精確地控制的電壓，通過比較選用MAX539作為本課題的DA芯片。MAX539

41、是一種采用 5V單電源供電的低功耗電壓輸出型 12位串行數(shù)模轉換器。它具有接口簡單、轉換時間短、功耗低、體積小等特點。MAX539采用自校正結構，其偏置電壓、增益和線性度等參數(shù)在出廠前均已微調(diào)，因此無需其它外接元件與外部調(diào)整。MAX539的部電路圖如圖4-5所示。由圖可知，MAX539部采用倒置的R - 2R梯形網(wǎng)絡和單電源的 CMOS運算放大器將12位數(shù)字量轉換成模擬電壓。MAX539采用的這種“倒置”R - 2R梯形網(wǎng)絡布。局可使 DACs輸出電壓和基準電壓同極性。MAX539的輸出緩沖放大器是單位增益穩(wěn)定的BICMOS運算放大器，輸出緩沖放大器的輸出具有短路電流保護功能，能驅(qū)動2k和10

42、0pF的負載。在MAX539的應用中，基準電壓必須為正，而且基準電壓值不能大于VDD - 2V(如果 VDD為5V，基準電壓不能大于3V)。故基準電壓決定了 DAC全碼時轉換輸出電壓的大小。DAC的輸入電阻取決于待轉換的數(shù)字量的大小，當待轉換的數(shù)字量為 555H時，輸入電阻為40k，當為000H時，輸入電阻為 ，基準電壓輸入端的輸入電容的大小也依賴于待轉換的數(shù)字量。推薦使用的基準電壓源為 MAXIM公司的MAX873A。由于MAX539的最高串行時鐘頻率為 14MHz ，數(shù)字量的轉換時間約為1. 14s (877kHz)， DAC的12位建立時間為 25s，因此全碼轉換的頻率只能限制在40kH

43、z。圖4-5 MAX539部電路圖MAX539采用單極性輸出，輸出電壓圍為0V2VREFI N， VREFI N不能大于 VDD - 2V，當輸入為FFFH時 ，輸出電壓為 (2VREFI N4095) / 4096 ，當輸入為 001H時 ，輸出電壓為(2VREFI N1) / 4096。其輸入數(shù)字量和輸出電壓的關系如表4-1所示。表4-1 MAX539輸入數(shù)字量和輸入電壓值的關系輸入數(shù)字量輸出電壓值1111 1111 1111+2(VREFIN)*4095/40961000 0000 0001+2(VREFIN)*2049/40961000 0000 0000+2(VREFIN)*2048

44、/4096=+VREFIN0111 1111 1111+2(VREFIN)*2047/40960000 0000 0001+2(VREFIN)*1/40960000 0000 00000而控制電壓由MAX539產(chǎn)生，在MAX539的基準電壓腳接2V電壓這樣在01V之間便有1024個檔位，實現(xiàn)60/1024=0.05 dB的步進，完全滿足設計中的要求。MAX539產(chǎn)生控制電壓電路如圖4-6所示。圖4-6 MAX539產(chǎn)生控制電壓電路4.2.3 濾波電路設計設計要求放大器的帶寬在5MHz、10MHz 兩點可預置并顯示。而且要求通帶平坦，帶增益起伏控制在1 dB以。經(jīng)過比較，選擇二階有源巴特沃斯濾波

45、器作為本課題濾波器，經(jīng)典濾波電路如圖4-7所示。圖4-7 二階有源巴特沃斯濾波器該電路將截止頻率和電路的Q點分別由電路參數(shù)決定。避免了一般濾波電路中兩個參數(shù)互相影響，造成電路設計的困難。該電路的參數(shù)關系為：R=R1=R2，C=C1=C2。電路的截止頻率f=1/2RC ，電路的增益K=3-1/Q=1+R4/R3。其中Q為電路的等效品質(zhì)因數(shù)。Q點決定電路幅頻特性曲線的穩(wěn)定度。查表可知點Q=0.707時，電路幅頻特性曲線最穩(wěn)定。設計要求截止頻率為10MHz和5MHz。經(jīng)過計算選用R3=6.2k，R4=3.6 k，這樣電路的增益為1.5856即為4dB。而當系統(tǒng)的截止頻率為5MHz時R=R1=R2=2

46、.1k， C=C1=C2=15pF。當截止頻率為5MHz時R=R1=R2=1k， C=C1=C2=15pF。通過單片機給信號控制一組繼電器來實現(xiàn)系統(tǒng)的的帶寬的變化，電路設計如圖4-8所示。圖4-8帶寬可變?yōu)V波電路4.3 末級功率放大電路設計要求末級功率電路最大輸出電壓正弦波有效值Vo10V，負載電阻（502），在通頻帶的起伏控制在1 dB以，且最高頻率能達到10MHz。OPA603作為超寬帶低噪聲電流型運放，部原理圖如圖4-9所示。圖4-9 OPA603部原理圖能在4.5V 18V電壓下供電正常工作，在增益為1 10倍時 帶寬為100 MHz，電壓擺率為1000V/uV，最高輸出電壓有效值為1

47、2V，最大電流為150mA。設計要求能帶動50的負載，并且最大輸出電壓正弦波有效值10V，這就要求最大電流為300 mA。如果用單片的OPA603達不到設計要求，所以根據(jù)BURR-BROWN公司應用手冊中介紹，使用寬帶高壓運放OPA603和高速緩沖器和BUF634配合，加入適當?shù)姆答?，即可可以提供電壓增益和電流放大，從而達到題設的要求。BUF634是超寬帶高壓高速緩沖器，部原理圖如圖4-10所示。圖4-10 BUF634部原理圖其最高輸出電流能達到250 mA，電壓擺率為2000V/uV，在寬帶模式下最大帶寬能達到180 MHz，在2.25V 18V電壓下供電正常工作。而且有八腳貼片式和便于散

48、熱的五腳立式，由于五腳立式便于裝散熱器，所以最終選用五腳立式裝，而且選擇寬帶模式即V-腳和BW腳相聯(lián)。最終選用一片OPA603和2片BUF634搭配從而能較好滿足題設的要求，最終設計電路如圖4-11所示圖中OPA642提供16 dB的電壓增益，通過和BUF634的搭配，提供至少300mA的電流輸出。圖4-11 末級功率放大圖4.4人機接口電路4.4.1 液晶接口電路本課題顯示裝置采用128*64的點陣式液晶顯示屏。該液晶12864點陣液晶顯示模塊就是由128*64個液晶顯示點組成的一個128列*64行的陣列。每個顯示點對應一位二進制數(shù)，1表示亮，0表示滅。存儲這些點陣信息的RAM稱為顯示數(shù)據(jù)存

49、儲器。要顯示某個圖形或漢字就是將相應的點陣信息寫入到相應的存儲單元中。圖形或漢字的點陣信息當然由自己設計，問題的關鍵就是顯示點在液晶屏上的位置（行和列）與其在存儲器中的地址之間的關系。 由于多數(shù)液晶顯示模塊的驅(qū)動電路是由一片行驅(qū)動器和兩片列驅(qū)動器構成，所以12864液晶屏實際上是由左右兩塊獨立的64*64液晶屏拼接而成，每半屏有一個512*8 bits顯示數(shù)據(jù)RAM。左右半屏驅(qū)動電路與存儲器分別由片選信號CS1和CS2選擇。通過向指定顯示位置對應的DDRAM中寫數(shù)據(jù)來顯示字符。該液晶采用8位數(shù)據(jù)口，2組電源和地控制，5位命令控制端口和3位液晶屏亮度控制接口共20個接口端。其中5位命令控制端口和

50、8位數(shù)據(jù)口與單片的數(shù)據(jù)端口相連。液晶接口連接圖如圖4-12所示，通過調(diào)節(jié)滑動電位器R1可以調(diào)節(jié)液晶屏的亮度，從而選擇適宜的亮度來進行顯示。同時液晶采用+5V供電，接地為模擬地，要和數(shù)字地分開不然會對液晶顯示產(chǎn)生一定干擾。圖4-12 液晶接口電路4.4.2 鍵盤接口電路系統(tǒng)為方便輸入輸出，才用4*4的陣列式鍵盤作為本課題的輸入設置端口。4*4的鍵盤有4個行向接口和4個列向接口共計8為接口，如果直接接入單片機步進可能由于模擬電流過大而損壞單片機的引腳而且還會占用單片機的接口資源?？紤]上述因素決定采用成熟的鍵盤接口芯片，經(jīng)過查找最終選用鍵盤接口管理芯片ZLG7290作為鍵盤和單片機中間級，大大節(jié)省了

51、單片機接口資源。ZLG7290是一種I2C接口鍵盤與LED驅(qū)動管理器件，提供數(shù)據(jù)譯碼和循環(huán)、移位、段尋址等控制。能夠直接驅(qū)動 8位共陰數(shù)碼管（或 64 只獨立的 LED） ，同時還可以掃描管理多達 64 只按鍵。其中有 8 只按鍵還可以作為功能鍵使用，就像電腦鍵盤上的 Ctrl、Shift、Alt 鍵一樣。另外 ZLG7290B 部還設置有連擊計數(shù)器，能夠使某鍵按下后不松手而連續(xù)有效。采用I2C總線方式，與微控制器的接口僅需兩根信號線。ZLG7290的從地址為70H，器件部通過I2C總線訪問的寄存器地址圍為00H17H，任一寄存器都可按字節(jié)直接讀寫，并支持自動增址功能和地址翻轉功能。ZLG72

52、90部原理圖如圖4-13所示圖4-13 ZLG7290部原理圖其中SegH SegA為鍵盤接口，Dig0 Dig7驅(qū)動LED接口。SCL為其與微機的時鐘接口而SDA為其與微機的數(shù)據(jù)接口。INT為其中斷標志輸出接口，當有按鍵式改接口將輸出負電平。ZLG7290的I2C接口傳輸速率可達32kbit/s 容易與處理器接口并提供鍵盤中斷信號 提高主處理器時間效率。但是，如果采用硬件I2C總線，則通信波特率可以更高，因為硬件I2C的總線競爭和同步邏輯，是軟件無法模擬的。ZLG7290的I2C總線通信接口主要由3個引腳構成：SDA、SCL和INT，引腳接口如圖4-14所示。圖4-14 ZLG7290I C

53、接口引腳分布簡圖在圖4-15中，U17就是ZLG7290。為了使電源更加穩(wěn)定，一般要在Vcc到GND之間接入47470uF的電解電容C30。P11和P10與單片機MSP430F169的接口，按照 I2C總線協(xié)議的要求，信號線SCL和SDA上必須要分別加上上拉電阻，其典型值是10K。晶振通常取值8MHz，調(diào)節(jié)電容C3和C4 通常取值在 10pF左右。復位信號是低電平有效，一般只需外接簡單的 RC復位電路，也可以通過直接拉低 RST 引腳的方法進行復位。經(jīng)過實際應用發(fā)現(xiàn)ZLG7290的電源要接3.3V，不然會給單片機帶來不穩(wěn)定因素。圖中的J1J8為鍵盤接口。圖4-15 鍵盤管理芯片ZLG7290電

54、路圖4.5 穩(wěn)壓電源電路由于設計要求自制穩(wěn)壓電源，從220V交流電要得到5V和15V直流電壓，作為系統(tǒng)的供電電壓。由于系統(tǒng)的的輸入信號是小信號，所以電源中的低頻諧波和高頻分量要盡量去除，否則會對電路產(chǎn)生很嚴重的干擾，甚至會導致整個電路的波形失真。例如本課題信號有效值在10mV，如果電源的紋波有1 mV，在增益為60dB時即放大1000倍，會造成1V的失調(diào)電壓，從而導致信號的失真。直流穩(wěn)壓的電路圖如圖4-16所示，交流電220V經(jīng)過變壓器后分出兩路電壓，兩路電壓經(jīng)過單相橋式整流電路后，再經(jīng)過電容濾波后初步整出所需的電壓。在經(jīng)過三端集成穩(wěn)壓器(7805，7905，7815，7915)整出穩(wěn)定5V和

55、15V直流電壓。注意給數(shù)字器件和模擬器件的供電的電源要分開給出。在數(shù)字電源端口和模擬電源端口之間經(jīng)過電感隔離后，還經(jīng)過電容隔離，從而提高系統(tǒng)的穩(wěn)定。同時數(shù)字地端口和模擬地端口也用電感隔離。為了保護電源由于輸出電流過高而被燒壞，在變壓器和整流電路的中間加上規(guī)格為3A的保險絲。同時由于接觸到了220V的交流電壓，220V注意要標準的電源線同時將電源220V部分用絕緣材料做成的外殼包好，防止安全的事故的發(fā)生。圖4-16 系統(tǒng)供電穩(wěn)壓電源電路第5章 系統(tǒng)的軟件設計5.1 系統(tǒng)總體軟件設計本課題采用MSP430F169作為系統(tǒng)微處理器，系統(tǒng)軟件功能框圖如圖5-1所示。圖5-1 系統(tǒng)軟件總體功能框圖系統(tǒng)軟

56、件要完成增益和帶寬的設定和顯示功能，同時還要控制DA給出設定的電壓值和帶寬選擇信號。單片機先根據(jù)鍵盤的按鍵判斷是選擇是設定增益還是帶寬鍵，然后根據(jù)輸入的數(shù)字顯示在液晶顯示屏上，同時確定設定值后給出相應的控制信號，軟件流程圖如圖5-2所示。圖5-2 系統(tǒng)軟件功能流程圖5.2 液晶顯示部分軟件設計顯示點在64*64液晶屏上的位置由行號（line，063）與列號（column，063）確定。512*8 bits RAM中某個存儲單元的地址由頁地址（Xpage，07）和列地址（Yaddress，063）確定。每個存儲單元存儲8個液晶點的顯示信息。顯示時通過向指定顯示位置對應的DDRAM中寫數(shù)據(jù)來顯示字

57、符。如圖5-3所示。圖5-3 液晶顯示地址為了使液晶點位置信息與存儲地址的對應關系更直觀關，將64*64液晶屏從上至下8等分為8個顯示塊，每塊包括8行*64列個點陣。每列中的8行點陣信息構成一個8bits二進制數(shù)，存儲在一個存儲單元中。（需要注意：二進制的高低有效位順序與行號對應關系因不同商家而不同）存放一個顯示塊的RAM區(qū)稱為存儲頁。即64*64液晶屏的點陣信息存儲在8個存儲頁中，每頁64個字節(jié)，每個字節(jié)存儲一列(8行)點陣信息。因此存儲單元地址包括頁地址（Xpage，07）和列地址（Yaddress，063）。例如點亮128*64的屏中（20，30）位置上的液晶點，因列地址30小于64，該

58、點在左半屏第29列，所以CS1有效；行地址20除以8取整得2，取余得4，該點在RAM中頁地址為2，在字節(jié)中的序號為4；所以將二進制數(shù)據(jù)00010000（也可能是00001000，高低順序取決于制造商）寫入Xpage=2，Yaddress=29的存儲單元中即點亮（20，30）上的液晶點。當然程序的編寫與硬件是分不開的。電路設計液晶部分圖4-12例，A11A8對應CS2、CS1、R/W、RS，未用的地址線為高。則當向12864的左半屏（CS1=1,CS2=0）寫（R/W=0）數(shù)據(jù)（RS=1）時，總線地址為0 x11111。即0 xF5FF。C文件中定義如下：#define WD1 XBYTE0 x

59、F5FF，定義了總線地址后，對外部地址的操作變得非常簡單。如向左半屏寫數(shù)據(jù)0 xFF：WD1=0 xFF。讀左半屏數(shù)據(jù)：data=RD1（data存儲讀取到的數(shù)據(jù)）。下面簡單介紹程序編寫的流程（1）定義所有總線地址#define WI1 XBYTE0 xF4FF/向左半屏寫命令 #define WD1 XBYTE0 xF5FF /向左半屏寫數(shù)據(jù)#define RI1 XBYTE0 xF6FF /讀左半屏命令#define RD1 XBYTE0 xF7FF /讀左半屏數(shù)據(jù)#define WI2 XBYTE0 xF8FF /向右半屏寫命令#define WD2 XBYTE0 xF9FF/向右半屏寫

60、數(shù)據(jù)#define RI2 XBYTE0 xFAFF /讀右半屏命令#define RD2 XBYTE0 xFBFF/讀右半屏數(shù)據(jù)（2）編寫底層程序（查忙，寫數(shù)據(jù)，讀數(shù)據(jù)）查忙（讀BF標志即DB7總線，亦即讀命令)BF=1表示模塊在部操作,此時模塊不接受外部指令和數(shù)據(jù)； BF=0時模塊為準備狀態(tài),隨時可接受外部指令和數(shù)據(jù)；b=RI1 或者 b=RI2，觀察b中最高位是否為0，否則忙。寫數(shù)據(jù)a，WD1=a或者WD2=a。讀數(shù)據(jù)到data ，data=RD1或者data=RD2。注意：無論是寫數(shù)據(jù)還是讀數(shù)據(jù)一定要先查忙（對左右半屏讀命令），只有在BF=0時才能對LCD進行操作（3）LCD初始化包含