1、第2章 計算機系統(tǒng)組成與工作原理 計算機體系結(jié)構(gòu) Computer Architecture 馮諾依曼體系結(jié)構(gòu) 以存儲器為中心（五大部分）、二進制、存儲程序原理 對馮諾依曼體系結(jié)構(gòu)的改進 CPU指令集、存儲器子系統(tǒng)、輸入/輸出子系統(tǒng)計算機組織結(jié)構(gòu) Computer organization 總線與接口、CPU組織、存儲器組織、輸入/輸出組織計算機互連結(jié)構(gòu) interconnection 1. 總線：要素、組織、仲裁、帶寬、時序 2. 串行總線計算機工作原理微機原理及接口技術(shù)CH優(yōu)秀 2.1.1 馮諾依曼體系結(jié)構(gòu)硬件組成五大部分: 運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備核心和關(guān)鍵：存儲器信息

2、表示：二進制 計算機內(nèi)部的控制信息和數(shù)據(jù)信息均采用二進制表示，并存放在同一個存儲器中。工作原理：存儲程序/指令(控制)驅(qū)動 編制好的程序(包括指令和數(shù)據(jù))預先經(jīng)由輸入設(shè)備輸入并保存在存儲器中； 計算機開始工作后，在不需要人工干預的情況下由控制器自動、高速地依次從存儲器中取出指令并加以執(zhí)行。微機原理及接口技術(shù)CH優(yōu)秀2.1.2 對馮諾依曼體系結(jié)構(gòu)的改進改進CPU指令集 指令功能、指令格式、尋址方式 存儲器子系統(tǒng) 分層結(jié)構(gòu) 輸入/輸出子系統(tǒng) 總線/接口+多種I/O方式改變改變串行執(zhí)行模式，發(fā)展并行技術(shù)；改變控制驅(qū)動方式，發(fā)展數(shù)據(jù)驅(qū)動、需求驅(qū)動、模式驅(qū)動等其它驅(qū)動方式； 重點微機原理及接口技術(shù)CH優(yōu)

3、秀1. CPU指令集 指令系統(tǒng)是某一類CPU所能識別和執(zhí)行的全部指令的集合。 每種CPU都有它自己支持的指令集合（ ARM、單片機、DSP等都有自己的指令集合） 指令（Instruction）是CPU執(zhí)行某種操作的命令。微機原理及接口技術(shù)CH優(yōu)秀 例： MOV R0，#2操作碼助記符：與動作一一對應(yīng)目/源操作數(shù)：操作碼：由CPU設(shè)計人員定義，具有固定的寫法和意義。操作數(shù)：可由編程人員采用不同方式給出。;注釋 指令舉例ADD R0,R1,R2 ；R0 R1+R2 微機原理及接口技術(shù)CH優(yōu)秀指令設(shè)計步驟指令集結(jié)構(gòu)(ISA，Instruction Set Architecture)： 是體系結(jié)構(gòu)的主

4、要內(nèi)容之一，其功能設(shè)計實際上就是確定軟硬件的功能分配?？紤]因素 速度、成本和靈活性實現(xiàn)方式 硬件、軟件 優(yōu)化策略 RISC、CISC實現(xiàn)內(nèi)容 數(shù)據(jù)類型、指令功能、指令格式、尋址方式實現(xiàn)步驟根據(jù)應(yīng)用初擬出指令的分類和具體的指令；編寫出針對該指令系統(tǒng)的各種高級語言編譯程序；對多種算法程序進行模擬測試，確認指令系統(tǒng)的操作碼和尋址方式的效能是否都比較高；用硬件實現(xiàn)高頻使用的指令，軟件實現(xiàn)低頻使用指令。微機原理及接口技術(shù)CH優(yōu)秀2. 存儲器子系統(tǒng)計算機系統(tǒng)中存儲器采用分級體系結(jié)構(gòu)的根本目的是為了協(xié)調(diào)速度、容量、成本三者之間的矛盾。 簡單的二級結(jié)構(gòu)：內(nèi) 存 外 存 一般為半導體存儲器，也稱為短期存儲器；

5、解決讀寫速度問題； 包括磁盤（中期存儲器）、磁帶、光盤（長期存儲）等； 解決存儲容量問題；微機原理及接口技術(shù)CH優(yōu)秀完整的四級結(jié)構(gòu)：寄存器 Cache 主存 輔存CPU內(nèi)部高速電子線路(如觸發(fā)器)一級：在CPU內(nèi)部二級：在CPU外部 一般為靜態(tài)隨機存儲器SRAM。一般用動態(tài)隨機存儲器DRAM存放臨時數(shù)據(jù)，而用閃速存儲器FLASH存放固化的程序和數(shù)據(jù)（即固件fireware）磁盤、磁帶、光盤等其中：cache-主存結(jié)構(gòu)解決高速度與低成本的矛盾； 主存-輔存結(jié)構(gòu)利用虛擬存儲器解決大容量與低成本的矛盾；微機原理及接口技術(shù)CH優(yōu)秀現(xiàn)代計算機中的多級存儲器體系結(jié)構(gòu)微機原理及接口技術(shù)CH優(yōu)秀寄存器組特點：

6、讀寫速度快但數(shù)量較少；其數(shù)量、長度以及使用方 法會影響指令集的設(shè)計。組成：一組彼此獨立的Reg，或小規(guī)模半導體存儲器。RISC：設(shè)置較多Reg，并依靠編譯器來使其使用最優(yōu)化。Cache高速小容量(幾十千到幾兆字節(jié))；借助硬件管理對程序員透明；命中率與失效率；主（內(nèi)）存編址方式：字節(jié)編址信息存放方式：大/小端（big/ small endianness）系統(tǒng)輔（外）存信息以文件(file)的形式存放。虛擬存儲技術(shù)很像一個臨時倉庫微機原理及接口技術(shù)CH優(yōu)秀Cache技術(shù)和虛擬存儲器技術(shù)相同點： 以存儲器訪問的局部性為基礎(chǔ)； 采用的調(diào)度策略類似； 對用戶都是透明的；不同點：劃分的信息塊的長度不同；

7、Cache技術(shù)由硬件實現(xiàn)，而虛擬存儲器由OS的存儲管理軟件輔助硬件實現(xiàn)；微機原理及接口技術(shù)CH優(yōu)秀small endianness微機原理及接口技術(shù)CH優(yōu)秀不同寬度數(shù)據(jù)的存儲方式按整數(shù)邊界對齊存儲可以保證訪存指令的速度按任意邊界對齊存儲可以保證存儲空間的利用微機原理及接口技術(shù)CH優(yōu)秀3. 輸入/輸出子系統(tǒng)14/81關(guān)鍵：設(shè)置接口電路計算機與直接相聯(lián)的外圍設(shè)備進行數(shù)據(jù)交換的過程通常稱為輸入/輸出(In/Out)，而與遠方設(shè)備進行數(shù)據(jù)交換的過程習慣上稱為數(shù)據(jù)通信(data communication)。微機原理及接口技術(shù)CH優(yōu)秀15/81CPU與外設(shè)兩者的信號不兼容，在信號類型、功能定義、邏輯定義

8、和時序關(guān)系上都不一致。如：信號類型有機械的、物理的、電信號等，信號形式有脈沖、模擬量或數(shù)字量等；兩者的工作速度不匹配，CPU速度高，外設(shè)速度低 ；若不通過接口，而由CPU直接對外設(shè)的操作實施控制，就會使CPU處于窮于應(yīng)付與外設(shè)打交道之中，大大降低CPU的效率； 數(shù)據(jù)傳輸方式不同，有并行、串行之分。它們不能與CPU直接相連,必須經(jīng)過中間電路再與系統(tǒng)相連,這部分電路被稱為I/O接口電路。具體的接口設(shè)計方法將在第4章詳細講述 微機原理及接口技術(shù)CH優(yōu)秀輸入/輸出數(shù)據(jù)傳輸控制方式微機原理及接口技術(shù)CH優(yōu)秀輸入輸出控制方式程序控制方式無條件控制（同步控制） 1. 特點：要求外設(shè)數(shù)據(jù)變化緩慢，操作時間固定

9、，可以被認為始終處于 就緒狀態(tài)，如一組開關(guān)或LED顯示管。 2. 優(yōu)點：簡單， CPU隨時可無條件讀/寫數(shù)據(jù)。 3. 缺點：無法保證數(shù)據(jù)總是有效，適用面窄。條件控制（查詢控制） 1. 特點： CPU主動、外設(shè)被動。執(zhí)行I/O操作時CPU總要先查詢外設(shè)狀態(tài)； 若傳輸條件不滿足時，CPU等待直到條件滿足。 2.優(yōu)點：解決了CPU與外設(shè)之間的同步問題，可靠性高。 3.缺點：CPU利用率低，低優(yōu)先級外設(shè)可能無法及時得到服務(wù)。 微機原理及接口技術(shù)CH優(yōu)秀程序控制方式舉例無條件控制打印機聯(lián)絡(luò)信號數(shù)據(jù)信號 條件控制Busy微機原理及接口技術(shù)CH優(yōu)秀輸入輸出控制方式中斷控制方式 中斷: 是指CPU在執(zhí)行正常程

10、序時，為處理一些緊急發(fā)生的情況，暫時中止當前程序，轉(zhuǎn)而對該緊急事件進行處理，并在處理完后返回正常程序的過程。 燒水的過程方式1：查詢 缺點：不停地往返于廚房和臥室方式2：中斷機制 優(yōu)點：可以同時做多件事情或 處理緊急情況微機原理及接口技術(shù)CH優(yōu)秀在CPU正常運行程序時，由于內(nèi)部或外部某個非預料事件的發(fā)生，使CPU暫停正在運行的程序，而轉(zhuǎn)去執(zhí)行處理引起中斷事件的程序 （中斷服務(wù)子程序），五.然后再返回被中斷了的程序，繼續(xù)執(zhí)行。六.這個過程就是計算機系統(tǒng)中的中斷。計算機中斷的過程main ( ) int a, b, sum; a=123; b=456; sum=a+b; 打印機中斷服務(wù)程序產(chǎn)生一個

11、打印機中斷微機原理及接口技術(shù)CH優(yōu)秀中 斷 原 理IRQFIQARM外設(shè)微機原理及接口技術(shù)CH優(yōu)秀中 斷 系 統(tǒng)計算機中斷系統(tǒng)： 計算機中實現(xiàn)中斷功能的軟、硬件的總稱，一般包括CPU內(nèi)部配置的中斷機構(gòu)、外設(shè)接口中設(shè)計的中斷控制器及各類中斷服務(wù)子程序。微機原理及接口技術(shù)CH優(yōu)秀中斷系統(tǒng)相關(guān)概念中斷向量： 中斷向量即中斷服務(wù)子程序的入口地址，也就是中斷服務(wù)子程序的第一條指令在存儲器中的存放地址。 內(nèi) 存 MOV R1, #0 x60 MOV R2, #0 x10 ADD R0, R1,R2 0053H打印機子程序0FFFH中斷向量表0000H 鍵盤子程序中斷向量10E2H中斷向量微機原理及接口技術(shù)

12、CH優(yōu)秀中斷系統(tǒng)相關(guān)概念中斷優(yōu)先級：在系統(tǒng)中多個中斷源可能同時提出中斷請求時，需要按中斷的輕重緩急給每個中斷源指定一個優(yōu)先級別，這就是中斷優(yōu)先級。 CPU按照中斷優(yōu)先權(quán)的高低順序，依次響應(yīng)。 同級優(yōu)先級問題斷點:是指CPU執(zhí)行的現(xiàn)行程序被中斷時的下一條指令的地址,又稱斷點地址。微機原理及接口技術(shù)CH優(yōu)秀中斷現(xiàn)場:是指CPU轉(zhuǎn)去執(zhí)行中斷服務(wù)程序前的運行狀態(tài)，包括CPU內(nèi)部各寄存器、斷點地址等。中斷嵌套：若有更高級別的新中斷源發(fā)出請求，且新中斷源滿足響應(yīng)條件，則CPU中止當前的中斷服務(wù)程序，轉(zhuǎn)而響應(yīng)高級中斷。這種多級（重）中斷的處理方式稱為“嵌套”。微機原理及接口技術(shù)CH優(yōu)秀中 斷 系 統(tǒng)CPU執(zhí)

13、行流程中斷服務(wù)程序1非預料事件1中斷服務(wù)程序2非預料事件2新到來的中斷應(yīng)比原中斷的優(yōu)先級高；微機原理及接口技術(shù)CH優(yōu)秀 中斷屏蔽：在某些情況下，CPU可能不對中斷請求信號作出響應(yīng)或處理，這就是中斷屏蔽。中斷屏蔽標志系統(tǒng)在處理優(yōu)先級別較高的中斷請求時，不會理睬后來的級別較低的中斷請求 。微機原理及接口技術(shù)CH優(yōu)秀中斷處理過程 中斷檢測 CPU內(nèi)部硬件自動完成 ，指令結(jié)束時檢測中斷響應(yīng) CPU內(nèi)部硬件自動完成，包括中斷判優(yōu)和中斷索引 中斷服務(wù) CPU執(zhí)行中斷服務(wù)子程序并返回斷點的過程。中斷服務(wù)是根據(jù)用戶自行編制的指令順序完成各項操作的。 如：鍵盤上按鍵的執(zhí)行過程微機原理及接口技術(shù)CH優(yōu)秀程序中斷與

14、子程序調(diào)用的區(qū)別 子程序的執(zhí)行是程序員事先安排好的（由調(diào)用子程序的指令轉(zhuǎn)入）；中斷服務(wù)子程序的執(zhí)行一般由隨機的中斷事件引發(fā)。子程序的執(zhí)行受到主程序或上層子程序的控制；中斷服務(wù)子程序一般與被中斷的現(xiàn)行程序無關(guān)。不存在同時調(diào)用多個子程序的情況，因此子程序不需要進行優(yōu)先級排隊；而不同中斷源則可能同時向CPU提出服務(wù)請求。微機原理及接口技術(shù)CH優(yōu)秀 微處理器中的中斷設(shè)置其實和人類活動相似，微處理器畢竟是一門人造科學。微機原理及接口技術(shù)CH優(yōu)秀 DMA 控制方式內(nèi)存與外設(shè)間有大量數(shù)據(jù)交換時，采用中斷方式，每傳送一次數(shù)據(jù)，就必須經(jīng)歷中斷處理的全部步驟，而且一般需要借助CPU內(nèi)部的寄存器作為中介DMA方式：

15、不用CPU的寄存器作傳數(shù)中介, 完成存儲器和外設(shè)間的直接傳數(shù)，CPU必須將系統(tǒng)總線的控制權(quán)讓給DMAC 微機原理及接口技術(shù)CH優(yōu)秀 DMA 控制方式DMA特點：數(shù)據(jù)不通過CPU，而由DMAC直接完成存儲單元或IO端口之間的數(shù)據(jù)傳送。程序/中斷控制方式：以CPU為控制中心。DMA控制方式：DMAC管理大部分的I/O事物，完成傳送后DMAC主動通知CPU。微機原理及接口技術(shù)CH優(yōu)秀DMA方式原理方框圖 CPU DMA控制器存儲器 IO外設(shè)請求響應(yīng)HLDAHOLDDBAB&CBPC機中的DMA微機原理及接口技術(shù)CH優(yōu)秀DMA的時候，CPU在干啥？微機原理及接口技術(shù)CH優(yōu)秀DMA操作的基本方法周期挪用

16、：挪用CPU不訪問存儲器的周期不影響或減慢CPU的操作 不易識別可被挪用的周期，硬件電路復雜，數(shù)據(jù)傳送不連貫、不規(guī)則 周期擴展：在DMA請求后由硬件延長CPU的時鐘周期CPU在加寬了的周期內(nèi)不會進行下一步操作，正好用來進行DMA 降低CPU的處理速度 CPU停機 ：最簡單也是最常用的DMA傳送方式 迫使CPU讓出總線控制權(quán)，整個DMA期間，CPU都一直處于空閑狀態(tài) 會降低CPU的利用率，并可能影響到CPU對中斷的響應(yīng)和DRAM刷新 微機原理及接口技術(shù)CH優(yōu)秀I/O處理機I/O處理機：采用專用計算機（通道Channel、外圍處理機PPU）來負責I/O工作。智能終端、智能外設(shè)微機原理及接口技術(shù)CH

17、優(yōu)秀2.2 計算機組成原理Computer organization： 主要關(guān)注體系結(jié)構(gòu)中各操作單元的功能實現(xiàn)及互聯(lián)?？偩€與接口總線bus、接口Interface、主設(shè)備Master、從設(shè)備Slave CPU組織 控制單元control unit(控制器) 數(shù)據(jù)單元data unit (數(shù)據(jù)通路data path)（運算器）存儲器組織 存儲介質(zhì)（存儲原理）+讀寫機制（存取方式） 不同的組織形式可以改善主存的訪問速度和吞吐量輸入/輸出組織 連接模式、控制方式微機原理及接口技術(shù)CH優(yōu)秀簡單并行總線結(jié)構(gòu) 現(xiàn)代并行總線結(jié)構(gòu) 微機原理及接口技術(shù)CH優(yōu)秀S3C2440原理圖-總線說明 微機原理及接口技術(shù)C

18、H優(yōu)秀控制單元數(shù)據(jù)通路控制單元（控制器）指令譯碼邏輯時序控制部件：指令周期、工作周期、時鐘周期(工作脈沖)數(shù)據(jù)通道（運算器）組成：ALU+寄存器+內(nèi)部總線功能：基本的二進制算術(shù)、邏輯及移位運算； 根據(jù)運算結(jié)果設(shè)置狀態(tài)標志（進/借位、溢出等）； 特性：數(shù)據(jù)通路寬度：即字長(P42)，CPU單次傳送和處理數(shù)據(jù)的能力。數(shù)據(jù)通路周期：ALU運算并將保存結(jié)果的過程。2.2.2 CPU組織微機原理及接口技術(shù)CH優(yōu)秀1. CPU內(nèi)的時序控制部件時序控制部件：脈沖源+分頻邏輯,用以產(chǎn)生各種系統(tǒng)所需的、 滿足時序要求的控制信號。 時鐘周期 系統(tǒng)中最小的基本時間分段指令周期 讀取并執(zhí)行一條指令所需的時間工作周期

19、指令周期中的不同工作階段考慮了中斷的指令周期狀態(tài)圖 CPU中的多級時序 微機原理及接口技術(shù)CH優(yōu)秀三星ARM7處理器外部時鐘電路 系統(tǒng)時鐘采用外接10MHz和32.768 kHz的晶體振蕩器同時工作。其中，10MHz晶體振蕩器經(jīng)ARM內(nèi)部PLL倍頻轉(zhuǎn)換為66MHz，32.768 kHz晶體振蕩器為ARM的RTC(實時時鐘)計時。微機原理及接口技術(shù)CH優(yōu)秀2. CPU內(nèi)典型的數(shù)據(jù)通路ALU的實現(xiàn)：(1)由基本門電路實現(xiàn)全加器；(2)由n位全加器構(gòu)成n位并行加法器(3)以加法器為核心，通過擴展輸入選擇邏輯實現(xiàn)其它基本算術(shù)和邏輯運算；微機原理及接口技術(shù)CH優(yōu)秀CPU內(nèi)的微觀結(jié)構(gòu)-core i7微機原

20、理及接口技術(shù)CH優(yōu)秀2.2.3 不同的存儲原理雙極型： MOS型掩膜ROM 一次性可編程PROM紫外線可擦除EPROM 電可擦除E2PROM 可編程只讀存儲器FLASH易失性 存儲器RAM非易失性存儲器NVM靜態(tài)SRAM 動態(tài)DRAM存取速度快，但集成度低，一般用于大型計算機或高速微機的Cache；速度較快，集成度較低，一般用于對速度要求高、而容量不大的場合（Cache）。集成度較高但存取速度較低，一般用于需較大容量的場合（主存）。半導體存儲器磁介質(zhì)存儲器 磁帶、軟磁盤、硬磁盤（ DA、RAID）光介質(zhì)存儲器 只讀型、一次寫入型、多次寫入型 微機原理及接口技術(shù)CH優(yōu)秀不同的存取方式一、數(shù)據(jù)傳送

21、方式 并行存儲器 (Parallel Memory) 串行存儲器 (Serial Memory)二、數(shù)據(jù)存取順序 隨機存?。ㄖ苯哟嫒。?可按地址隨機訪問； 訪問時間與地址無關(guān)； 順序存取 先進先出(FIFO)的存儲原則 隊列(queue) 堆棧存儲（圖例P45）先進后出(FILO)/后進先出(LIFO)；向下生成和向上生成； 棧頂、堆棧指針SP； 微機原理及接口技術(shù)CH優(yōu)秀舉例FIFO存儲器美國IDT公司微機原理及接口技術(shù)CH優(yōu)秀舉例FIFO存儲器IDT7202原理圖微機原理及接口技術(shù)CH優(yōu)秀主存組織形式1：并行存儲器微機原理及接口技術(shù)CH優(yōu)秀四體交叉存儲器微機原理及接口技術(shù)CH優(yōu)秀主存組織形

22、式2：雙端口存儲器微機原理及接口技術(shù)CH優(yōu)秀微機原理及接口技術(shù)CH優(yōu)秀主存組織形式3：相聯(lián)（聯(lián)想）存儲器是一種不根據(jù)地址而是根據(jù)存儲內(nèi)容來進行存取的存儲器;寫入信息時按順序?qū)懭耄恍枰刂贰?在計算機系統(tǒng)中，相聯(lián)存儲器主要用于虛擬存儲器中存放分段表、頁表和快表；在高速緩沖存儲器cache中，相聯(lián)存儲器作為存放cache的行地址之用。這是因為，在這兩種應(yīng)用中，都需要快速查找。微機原理及接口技術(shù)CH優(yōu)秀2.2.4 連接模式與控制模式 輸入/輸出組織通常可以采用程序、中斷、DMA等控制方式來完成總線與外設(shè)之間的數(shù)據(jù)傳輸。 微機原理及接口技術(shù)CH優(yōu)秀55/81CPU與外設(shè)兩者的信號不兼容，在信號類型、

23、功能定義、邏輯定義和時序關(guān)系上都不一致。如：信號類型有機械的、物理的、電信號等，信號形式有脈沖、模擬量或數(shù)字量等；兩者的工作速度不匹配，CPU速度高，外設(shè)速度低 ；若不通過接口，而由CPU直接對外設(shè)的操作實施控制，就會使CPU處于窮于應(yīng)付與外設(shè)打交道之中，大大降低CPU的效率； 數(shù)據(jù)傳輸方式不同，有并行、串行之分。它們不能與CPU直接相連,必須經(jīng)過中間電路再與系統(tǒng)相連,這部分電路被稱為I/O接口電路。具體的接口設(shè)計方法將在第4章詳細講述 微機原理及接口技術(shù)CH優(yōu)秀I/O接口的硬件組成與結(jié)構(gòu) CPU外設(shè) 數(shù)據(jù)緩沖/鎖存器狀態(tài)寄存器控制寄存器總線驅(qū)動地址譯碼控制邏輯接CPU一側(cè)接外設(shè)一側(cè)DBABC

24、B數(shù)據(jù)信息控制信息狀態(tài)信息有關(guān)端口(PORT)的概念端口外設(shè)的各種信息都是通過系統(tǒng)的DB進行交換的；有關(guān)信息交換的概念端口和接口區(qū)別；STR R0，R1微機原理及接口技術(shù)CH優(yōu)秀2.3 計算機互連結(jié)構(gòu)interconnection structure： 指計算機系統(tǒng)中連接各子系統(tǒng)的通路集合?？偩€(bus)是使用最普遍的互連結(jié)構(gòu)。總線要素 線路介質(zhì)、總線協(xié)議 （串、并）總線組織 單總線、雙總線、多級總線 （串、并）總線仲裁 集中式、分布式 （串、并）總線帶寬 （并）總線時序 同步、異步、半同步 （串、并）串行總線 傳輸方向、傳輸距離、傳輸速率、差錯控制、傳輸時序和格式微機原理及接口技術(shù)CH優(yōu)秀2

25、.3.1 總線要素一、線路介質(zhì)種類：有線（電纜、光纜）、無線（電磁波）特性： 原始數(shù)據(jù)傳輸率（總線帶寬） 頻率帶寬 傳輸介質(zhì)可用的最高和最低頻率之差 對噪聲的敏感性 內(nèi)部或外部干擾 對失真的敏感性 信號和傳輸介質(zhì)之間的互相作用引起 對衰減的敏感性 信號通過傳輸介質(zhì)時的功率損耗微機原理及接口技術(shù)CH優(yōu)秀二、總線協(xié)議總線信號 有效電平、傳輸方向/速率/格式等電氣性能機械性能總線時序 規(guī)定通信雙方的聯(lián)絡(luò)方式總線仲裁 規(guī)定解決總線沖突的方式 如接口尺寸、形狀等其它 如差錯控制等微機原理及接口技術(shù)CH優(yōu)秀微機原理及接口技術(shù)CH優(yōu)秀微機原理及接口技術(shù)CH優(yōu)秀2.3.2 總線組織一、單總線特點：存儲器和I/

26、O分時使用同一總線優(yōu)點：結(jié)構(gòu)簡單，成本低廉，易于擴充缺點：帶寬有限，傳輸率不高（可能造成物理長度過長）微機原理及接口技術(shù)CH優(yōu)秀二、雙總線特點：存儲總線+I/O總線優(yōu)點：提高了總線帶寬和數(shù)據(jù)傳輸速率微機原理及接口技術(shù)CH優(yōu)秀三、多級總線特點：高速外設(shè)和低速外設(shè)分開使用不同的總線。優(yōu)點：高效，進一步提高系統(tǒng)的傳輸帶寬和數(shù)據(jù)傳輸速率。缺點：復雜。微機原理及接口技術(shù)CH優(yōu)秀微機的典型多級總線結(jié)構(gòu)微機原理及接口技術(shù)CH優(yōu)秀以上是按組織方式分為：若按其傳送范圍和應(yīng)用場合：單總線雙總線多級總線片內(nèi)總線片間總線系統(tǒng)（內(nèi)）總線外部總線微機原理及接口技術(shù)CH優(yōu)秀外部總線、(系統(tǒng))外總線標準總線，如并口、串口系統(tǒng)

27、總線、(系統(tǒng))內(nèi)總線標準總線，如ISA、PCI片(間)總線三總線形式，即DB、AB、CB片內(nèi)總線一般無具體標準計算機系統(tǒng)的四層總線結(jié)構(gòu)運算器寄存器控制器CPU存儲芯片I/O芯片主板擴展接口板擴展接口板計算機系統(tǒng)其 他 計算機系 統(tǒng)其 他儀 器系 統(tǒng)微機原理及接口技術(shù)CH優(yōu)秀微機原理及接口技術(shù)CH優(yōu)秀微機系統(tǒng)中的系統(tǒng)總線（插板級總線）屬于標準總線微機原理及接口技術(shù)CH優(yōu)秀微機系統(tǒng)中的外總線（通信總線）屬于標準總線微機原理及接口技術(shù)CH優(yōu)秀芯片(間) 總 線MPURAMROMI/O接口外設(shè)ABDBCB馮諾依曼體系結(jié)構(gòu)一般為非標準總線，三總線形式，即DB、AB、CB微機原理及接口技術(shù)CH優(yōu)秀片上總線

28、特點簡單高效 結(jié)構(gòu)簡單：占用較少的邏輯單元 時序簡單：提供較高的速度 接口簡單：降低IP核連接的復雜性靈活，具有可復用性 地址/數(shù)據(jù)寬度可變、互聯(lián)結(jié)構(gòu)可變、仲裁機制可變功耗低 信號盡量不變、單向信號線功耗低、時序簡單常用總線標準IBM的CoreConnect、 ARM的AMBA Silicore的Wishbone、 Altera的Avalon典型的SOC片內(nèi)總線微機原理及接口技術(shù)CH優(yōu)秀總線的幾種分類方法并行總線串行總線按數(shù)據(jù)格式（本質(zhì)）按所處位置(數(shù)據(jù)傳送范圍)按時序關(guān)系(握手方式)片內(nèi)總線芯片總線（片間總線、元件級總線）系統(tǒng)內(nèi)總線（插板級總線）系統(tǒng)外總線（通信總線）非通用總線（與具體芯片有

29、關(guān)）通用標準總線單總線多重總線按組織方式雙總線同步異步半同步同步異步微機原理及接口技術(shù)CH優(yōu)秀2.3.3 總線仲裁 總線周期一般包括4個階段：總線請求與仲裁、尋址、傳數(shù)、結(jié)束。其中總線仲裁(arbitration)也稱為總線判決，其目的是合理地控制和管理系統(tǒng)中多個主設(shè)備的總線請求，以避免總線沖突。分布式(對等式)仲裁控制邏輯分散在連接于總線上的各個部件或設(shè)備中協(xié)議復雜且昂貴，效率高集中式(主從式)仲裁采用專門的控制器或仲裁器總線控制器或仲裁器可以是獨立的模塊或集成在CPU中協(xié)議簡單而有效，但總體系統(tǒng)性能較低微機原理及接口技術(shù)CH優(yōu)秀菊花鏈（串行）總線仲裁特點：各主控模塊共用請求信號線和忙信號線

30、，其優(yōu)先級別由其在鏈式允許信號線上的位置決定；優(yōu)點：具有較好的靈活性和可擴充性；缺點：主控模塊數(shù)目較多時，總線請求響應(yīng)的速度較慢；主控模塊1主控 模塊2主控模塊N允許BG請求BR忙BB總線仲裁器微機原理及接口技術(shù)CH優(yōu)秀并行仲裁特點：各主控模塊有獨立的請求信號線和允許信號線，其優(yōu)先級別由總線仲裁器內(nèi)部模塊判定；優(yōu)點：總線請求響應(yīng)的速度快；缺點：擴充性較差；主模塊1主模塊2主模塊N允許BG請求BR忙BB總線仲裁器微機原理及接口技術(shù)CH優(yōu)秀串并行二維仲裁從下一設(shè)備主模塊1主模塊2主模塊3允許BG請求BR忙BB總線仲裁器主模塊4到下一設(shè)備綜合了前兩種仲裁方式的優(yōu)點和缺點。微機原理及接口技術(shù)CH優(yōu)秀2

31、.3.4 總線帶寬總線帶寬(bus band width) 表示單位時間內(nèi)總線能傳送的最大數(shù)據(jù)(bit)量，因此可以用“總線位寬數(shù)據(jù)周期數(shù)時鐘頻率”來表示。總線位寬 數(shù)據(jù)信號線的數(shù)目 總線復用；成本、串擾；數(shù)據(jù)周期數(shù) 每個時鐘周期內(nèi)傳送數(shù)據(jù)的次數(shù)時鐘頻率 總線偏離（skew）問題微機原理及接口技術(shù)CH優(yōu)秀 某32位的數(shù)據(jù)總線，其時鐘頻率為8.33MHz，該總線的一個存取周期為3個時鐘周期，則總線帶寬為多少？32bit（1/3）*8.33M微機原理及接口技術(shù)CH優(yōu)秀試題分析： 若某16位數(shù)據(jù)總線的時鐘頻率為100MHz，且平均每3個時鐘完成一次數(shù)據(jù)傳送，則該總線帶寬為 MByte/s。 微機原理

32、及接口技術(shù)CH優(yōu)秀總線共享技術(shù) 總線復用 數(shù)據(jù)壓縮、多級編碼、調(diào)制解調(diào)等方式提高帶寬利用率。微機原理及接口技術(shù)CH優(yōu)秀2.3.5 總線時序總線時序是指總線事件的協(xié)調(diào)方式，以實現(xiàn)可靠的尋址和數(shù)據(jù)傳送。同步所有設(shè)備都采用一個統(tǒng)一的時鐘信號來協(xié)調(diào)收發(fā)雙方的定時關(guān)系。異步依靠傳送雙方互相制約的握手(handshake)信號來實現(xiàn)定時控制。半同步具有同步總線的高速度和異步總線的適應(yīng)性時序：各個命令信號必須以嚴格的時間先后順序出現(xiàn)， 這種嚴格的時間上的先后順序就稱為時序。微機原理及接口技術(shù)CH優(yōu)秀同步并行總線時序一、特點系統(tǒng)使用同一時鐘信號控制各模塊完成數(shù)據(jù)傳輸。一般一次讀寫操作可在一個時鐘周期內(nèi)完成，時

33、鐘前、后沿用于指明總線操作周期的開始和結(jié)束。地址、數(shù)據(jù)及讀/寫等控制信號可在時鐘沿處改變。二、優(yōu)點三、缺點電路設(shè)計簡單，總線帶寬大，數(shù)據(jù)傳輸速率快時鐘以最慢速設(shè)備為準，高速設(shè)備性能將受到影響同步時鐘地址信號數(shù)據(jù)信號控制信號延時微機原理及接口技術(shù)CH優(yōu)秀異步并行總線時序一、特點系統(tǒng)中可以沒有統(tǒng)一的時鐘源，模塊之間依靠各種聯(lián)絡(luò)（握手）信號進行通信，以確定下一步的動作。 二、優(yōu)點三、缺點全互鎖方式可靠性高，適應(yīng)性強控制復雜，交互的聯(lián)絡(luò)過程會影響系統(tǒng)工作速度地址信號數(shù)據(jù)信號主設(shè)備聯(lián)絡(luò)信號從設(shè)備聯(lián)絡(luò)信號 準備好接收（M發(fā)送地址信號）已收到數(shù)據(jù)（M撤銷地址信號）完成一次傳送（S撤銷數(shù)據(jù)信號）已送出數(shù)據(jù)（S

34、發(fā)送數(shù)據(jù)信號）微機原理及接口技術(shù)CH優(yōu)秀一、特點 同時使用主模塊的時鐘信號和從模塊的聯(lián)絡(luò)信號二、優(yōu)點半同步并行總線時序兼有同步總線的速度和異步總線的可靠性與適應(yīng)性Ready信號可作為慢速設(shè)備的異步聯(lián)絡(luò)信號CLK信號作為快速設(shè)備的同步時鐘信號從此時開始送數(shù)到總線上但此時才開始讀微機原理及接口技術(shù)CH優(yōu)秀2.3.6 串行總線 高速串行總線體現(xiàn)了成功的網(wǎng)絡(luò)通信技術(shù)向計算機體系結(jié)構(gòu)的滲入：差分信號傳輸、數(shù)據(jù)包、點對點傳輸方向 單工、 半雙工、雙工、多工傳輸距離 基波、載波傳輸速率 比特率、波特率差錯控制 ARQ、FEC、HEC傳輸時序 同步、異步微機原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的傳輸方向發(fā)送器A接收

35、器B單工方式發(fā)送器A發(fā)送器B半雙工方式接收器接收器發(fā)送器A接收器B雙工方式接收器發(fā)送器12n復用器復用器12n多工方式TDM、FDM等微機原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的調(diào)制解調(diào) 串行數(shù)據(jù)在基波傳送方式下（指信號按原樣傳輸），通常只能傳輸幾十米至幾百米，并且傳輸速率越大，傳輸距離越短。 為提高串行數(shù)據(jù)的傳輸速率和傳送距離，我們通常采用載波傳送（利用調(diào)制解調(diào)技術(shù)將信號加在高頻載波上再進行傳輸）。 如：可將數(shù)字信號利用MODEM調(diào)制到300 3300Hz頻段以利用公用電話線進行傳輸。 常用的調(diào)制解調(diào)方法包括頻移鍵控FSK、幅移鍵控ASK、相移鍵控PSK等方式。串行接口MODEMMODEM計算機串行

36、接口計算機串行接口微機原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的傳輸速率 并行數(shù)據(jù)的傳送速率可用總線帶寬（MB/s）來表示，而串行數(shù)據(jù)的傳送速率可以有兩種表示方式：比特率（ bits/s）波特率（baut/s ） 波特率是描述了硬件性能，它與比特率的關(guān)系是：基波傳送方式下載波傳送方式下 如某相位調(diào)制系統(tǒng)中可能發(fā)送的相位狀態(tài)有0（代表數(shù)據(jù)“00”）、/2（代表數(shù)據(jù)“01”）、（代表數(shù)據(jù)“10”）、3/2（代表數(shù)據(jù)“11”）四種，則通信線路的相位狀態(tài)每改變一次將送出兩位數(shù)據(jù)，這時比特率2波特率。 常用的標準波特率包括110、300、1200、2400、4800、9600、19200波特等。通信線路狀態(tài)改變一

37、次即送出一位數(shù)據(jù)，這時比特率波特率通信線路狀態(tài)改變一次可能送出n位數(shù)據(jù)，這時比特率n波特率系統(tǒng)單位時間內(nèi)傳送有效二進制數(shù)據(jù)的位數(shù)通信線路上基本電信號狀態(tài)的變化頻率微機原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的差錯控制 在串行數(shù)據(jù)長距離的傳送過程中，很容易由于突發(fā)性干擾（電氣干擾、天電干擾等）而引起誤碼，所以差錯控制能力是衡量串行通信系統(tǒng)性能的一個重要指標。差錯控制通常包括兩方面的內(nèi)容： 檢錯： 糾錯：如何發(fā)現(xiàn)傳輸中的錯誤發(fā)現(xiàn)錯誤后,如何消除和糾正錯誤常用差錯控制方式：檢錯重發(fā)ARQ前向糾錯FEC混合糾錯HEC奇偶校驗CRC校驗1010110校驗位校驗位r位信息位k位微機原理及接口技術(shù)CH優(yōu)秀試題分析：2

38、009期末 若下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，那么采用偶校驗的字符碼是( )。A、11001011 B、C、11000001 D、微機原理及接口技術(shù)CH優(yōu)秀同步串行通信同步串行通信以數(shù)據(jù)塊為基本單位，傳輸時字節(jié)與字節(jié)之間、位與位之間都需要嚴格同步，因此收發(fā)雙方需要使用（傳送）同一時鐘信號。 收/發(fā)時鐘頻率波特率。同步串行通信通常采用CRC校驗方法進行數(shù)據(jù)的檢錯和糾錯。微機原理及接口技術(shù)CH優(yōu)秀同步串行通信的數(shù)據(jù)格式可能有以下幾種。但都必須首先確定傳送的起始位置（用同步字符或同步標志或采用硬件同步信號），然后傳送準備好的信息數(shù)據(jù)，最后發(fā)送校驗字符。同步字符 數(shù)據(jù)1 數(shù)據(jù)n CRC字符1

39、 CRC字符2（a） 單同步數(shù)據(jù)格式同步字符1 同步字符2 數(shù)據(jù)1 數(shù)據(jù)n CRC字符1 CRC字符2（b） 雙同步數(shù)據(jù)格式數(shù)據(jù)1 數(shù)據(jù)n CRC字符1 CRC字符2（c） 外同步數(shù)據(jù)格式標志地址控制數(shù)據(jù)1 數(shù)據(jù)nCRC字符1CRC字符2 （d） SDLC/HDLC數(shù)據(jù)格式微機原理及接口技術(shù)CH優(yōu)秀T異步串行通信異步串行通信以字符為基本單位，傳輸時字節(jié)與字節(jié)之間無時序關(guān)系，但字節(jié)內(nèi)各位按固定時序和順序傳送。收發(fā)雙方只需保證接收時鐘和發(fā)送時鐘在誤差范圍內(nèi)同頻率，而無需使用（傳送）同一時鐘源。收發(fā)雙方的本地時鐘波特率因子n波特率 n（16、32、64等）的使用有利于提高準確度n16時起始位數(shù)據(jù)位b

40、0 接收方檢測到低電平 連續(xù)檢測到8次低電平后確認收到起始位 收到起始位后每隔16個時鐘脈沖T對數(shù)據(jù)線采樣1次，以確?？梢栽诜€(wěn)定狀態(tài)接收到該bit數(shù)據(jù)8T16T16T微機原理及接口技術(shù)CH優(yōu)秀異步串行通信傳送的數(shù)據(jù)格式可如下定義：首先傳送1位起始位，再從最低位（b0）開始傳送7位信息位，然后是1位奇偶校驗位，最后是1位（或1.5位、2位）停止位。如采用偶校驗、一位停止位時傳送數(shù)據(jù)53H時的波形可能的錯誤類型：奇偶校驗錯，幀格式錯，溢出錯停止位校驗位D6D5D4D3D2D1D0起始位1010100110微機原理及接口技術(shù)CH優(yōu)秀 下圖所示為串行異步通信中傳送某字符的基波波形。該字符所傳送的數(shù)據(jù)值

41、為（ ）H；采用的是（ ）（奇或偶）校驗。 試題分析：2009期中 補充：當波特率為4800時，最大傳輸速率是（）字符/秒 ？微機原理及接口技術(shù)CH優(yōu)秀異步串行通信與同步串行通信的比較 同步通信中除數(shù)據(jù)外還必須傳送時鐘，系統(tǒng)較復雜 同步通信中附加的信息量少，傳送效率較高； （同步通信中每個數(shù)據(jù)塊會增加一些冗余信息，而異步通信中每個字符都會有一些附加信息位。） 同步通信每次傳送一個數(shù)據(jù)塊，塊中各字符間不允許有間隔 （如遇上有字符未準備好的情況應(yīng)填入同步字符）；而異步通信每次傳送一個字符，字符間間隔任意； 因此，同步串行通信適合較快地傳送大批數(shù)據(jù)的場合，一般用于網(wǎng)絡(luò)通信中； 異步串行通信適合較慢地傳送間斷性的數(shù)據(jù)，一般用于點對點通信中。微機原理及接口技術(shù)CH優(yōu)秀串行數(shù)據(jù)的格式及含義一些串行總線（接口）標準只約定實現(xiàn)信息傳輸?shù)幕痉椒ǎ鴮Ρ粋鬏斝畔⒌母袷郊昂x不作規(guī)定，這