1、沈陽(yáng)單片機(jī)開(kāi)發(fā)網(wǎng)幫您精確掌握電子器件的使用細(xì)節(jié)IDT70V9289 型高速同步雙口 SRAM 的原理及應(yīng)用作者：楊 飛 徐孟祥 張爾揚(yáng)摘 要：IDT70V9289 是IDT 公司新推出的一款高速同步雙口靜態(tài)存儲(chǔ)器（SRAM），可實(shí)現(xiàn)不同傳輸方式的雙路高速數(shù)據(jù)流的無(wú)損傳輸。文中詳細(xì)介紹該電路的結(jié)構(gòu)和原理，給出 IDT70V9289 的典型應(yīng)用電路及設(shè)計(jì)時(shí)應(yīng)注意的問(wèn)題。關(guān)鍵詞：SRAM 同步 流通模式 流水線模式1、 引言隨著科技的發(fā)展和高速設(shè)備的不斷涌現(xiàn)，數(shù)據(jù)傳輸率也越來(lái)越高。而由于傳輸方式的不同，各種高速設(shè)備在連接時(shí)能否實(shí)現(xiàn)可靠的數(shù)據(jù)交換就顯得十分重要。高速雙口 SRAM 的出現(xiàn)為解決這一問(wèn)題

2、提供了一種有效途徑。IDT70V9289 是 IDT 公司新推出的高速同步雙口靜態(tài)存儲(chǔ)器，其容量為 64k16bit，具有設(shè)計(jì)簡(jiǎn)單，應(yīng)用靈活等特點(diǎn)。2、IDT70V9289 的結(jié)構(gòu)及功能21 內(nèi)部結(jié)構(gòu)圖 1 示出 IDT70V9289 的結(jié)構(gòu)框圖，它主要由 I/O 控制器、存儲(chǔ)器陣列、計(jì)數(shù)器/地址寄存器和一些邏輯電路組成。22 功能特點(diǎn)：真正的雙端口存儲(chǔ)器，完全同步操作3.5ns 時(shí)鐘建立時(shí)間，0ns 保持時(shí)間（所有控制、數(shù)據(jù)和地址輸入）具有數(shù)據(jù)輸入、地址和控制寄存器存儲(chǔ)容量達(dá) 1024kbit(64k16bit)；高速數(shù)據(jù)存取，其 TCD（時(shí)鐘上升沿與數(shù)據(jù)輸入/輸出的時(shí)延）為商業(yè)級(jí)：6/7.

3、5/9/12ns(最大)工業(yè)級(jí)：9ns(最大)應(yīng)用 IDT 公司的高性能 CMOS 技術(shù)，所耗低1沈陽(yáng)單片機(jī)開(kāi)發(fā)網(wǎng)幫您精確掌握電子器件的使用細(xì)節(jié)工作時(shí)：500mW（典型值）待機(jī)時(shí)：1.5mw(典型值)計(jì)數(shù)使能和重置功能通過(guò) FT/PIPE 引腳選擇任意端口的流通（folw-through）或流水線輸出模式可對(duì)多路傳輸總線中的獨(dú)立高位字節(jié)和低位字節(jié)進(jìn)行控制LVTTL 接口電平，3.3V(0.3V)單電源供電23 引腳功能（以左邊端口引腳為例）VDD：電源輸入端，起濾波作用的旁路電容器應(yīng)盡可能靠近電源引腳，并直接連接到地； VSS：接地引腳；CE0L，CE1L：使能端，當(dāng) CE0L 為低電平且 C

4、E1L 為高電平時(shí)，電路工作。該引腳可允許每個(gè)端口的片上電路進(jìn)入低功耗的待機(jī)模式；R/WL：讀/寫(xiě)使能，此端為高電平時(shí)讀出，為低電平時(shí)寫(xiě)入； OEL：異步輸出使能；A0L-A15L：地址同步輸入端； I/O0L-I/O15L：數(shù)據(jù)輸入/輸出端；CLK：存儲(chǔ)器工作時(shí)鐘，所以輸入信號(hào)在該時(shí)鐘上升沿有效； UBL：高位字節(jié)選擇，低電平有效；LBL：低位字節(jié)選擇，低電平有效；CNTENL：計(jì)數(shù)器使能，當(dāng)時(shí)鐘上升沿到來(lái)時(shí)，如果該引腳為低電平，則地址計(jì)數(shù)器工作，優(yōu)先級(jí)高于其它引腳；CNTRSTL：計(jì)數(shù)器重置，低電平有效，優(yōu)先級(jí)高于其他引腳；FT/PIPEL：流通（flow-through）和流水線模式選擇

5、，高電平有時(shí)為流水線模式，此時(shí)輸出有效發(fā)生在 CE0L 為低電平且 CE1L 為高電平的二個(gè)周期。ADSL：地址選通使能，低電平有效，優(yōu)先級(jí)高于其他引腳。3、應(yīng)用舉例以 IDT70V9289 為核心，配以適當(dāng)?shù)目刂菩盘?hào)，即可使不同傳輸方式的雙路高速數(shù)據(jù)流實(shí)現(xiàn)無(wú)損傳輸。下面以某高速誤碼儀與 CY7C68013 型高速 USB 單片機(jī)的連接為例，介紹 IDT70V9289 的應(yīng)用及應(yīng)注意的問(wèn)題。31 讀模式選擇在設(shè)計(jì)中，高速誤碼儀的 Virtex_II XC2V250 與 CY7C68013 進(jìn)行數(shù)據(jù)交換，由于 CY7C68013 采用突發(fā)方式傳輸且傳輸速度高達(dá) 300Mbit/s，而 Virte

6、x-II XC2V250 只能檢測(cè)連續(xù)數(shù)據(jù)流的誤碼，因此正好可以應(yīng)用 IDT70V9289 實(shí)現(xiàn)高速數(shù)據(jù)流的無(wú)損傳輸。IDT70V9289提供二種讀數(shù)據(jù)模式（流通模式和流水線模式）。為了實(shí)現(xiàn)高速傳輸和降低時(shí)序設(shè)計(jì)的復(fù)雜度，設(shè)計(jì)選擇了流水線模式。下面簡(jiǎn)述二種模式的區(qū)別。（1）結(jié)構(gòu)差別二者在寫(xiě)入過(guò)程中完全一樣，都是通過(guò)輸入寄存器緩沖數(shù)據(jù)，但在讀出過(guò)程中，流水線模式通過(guò)輸出寄存器緩沖數(shù)據(jù)而流通模式則沒(méi)有。如圖 2 所示，在流水線模式中輸入寄存器和輸出寄存器工作在同一時(shí)鐘邊沿。2沈陽(yáng)單片機(jī)開(kāi)發(fā)網(wǎng)幫您精確掌握電子器件的使用細(xì)節(jié)（2）時(shí)序差別結(jié)構(gòu)差別反映在時(shí)序關(guān)系上就是流通模式的數(shù)據(jù)輸出比流水線模式提前一

7、周期，并與存儲(chǔ)器陣列的讀數(shù)據(jù)同在一個(gè)時(shí)鐘周期，并與存儲(chǔ)器陣列的讀數(shù)據(jù)同在一個(gè)時(shí)鐘周期，如圖 3所示，這樣，可以實(shí)現(xiàn)地址輸入和數(shù)據(jù)輸出的同步，從而滿足一些電路的時(shí)序要求；而流水線模式由于有輸出寄存器，其輸出引腳上的讀數(shù)據(jù)在幾乎整個(gè)時(shí)鐘周期內(nèi)都是可用的，因而為器件取數(shù)據(jù)提供最佳的建立時(shí)間，并允許在更高的時(shí)鐘頻率下進(jìn)行操作，同時(shí)設(shè)計(jì)者也無(wú)需擔(dān)心電路設(shè)計(jì)技巧和定時(shí)通路。更要注意的是：由于存在這種時(shí)序差別，設(shè)計(jì)者在選擇讀模式時(shí)，要考慮到相應(yīng)的時(shí)序變化，以免造成讀取數(shù)據(jù)錯(cuò)誤。32 電路設(shè)計(jì)由于本設(shè)計(jì)的數(shù)據(jù)傳輸率高達(dá) 300Mbit/s，而 IDT70V9289 的容量?jī)H有 1024kbit，所以必須采取邊

8、讀邊寫(xiě)的方式緩沖數(shù)據(jù)。但是，IDT70V9289 并不允許雙端口對(duì)同一地址同時(shí)進(jìn)行讀和寫(xiě)，也沒(méi)有像以前的 SRAM（如 IDT7024）那樣設(shè)計(jì)操作忙邏輯，而是制定了一套讀寫(xiě)規(guī)則。由于這套讀寫(xiě)規(guī)則比較復(fù)雜，為了降低時(shí)序關(guān)系的復(fù)雜度，本設(shè)計(jì)將 IDT70V9289 分成容量相等的二個(gè)區(qū)域，把地址預(yù)存入 Virtex-II XC2V250 和 CY7C68013 的RAM 中。當(dāng) CY7C68013 向Virtex-II XC2V250 傳輸數(shù)據(jù)時(shí)，將 Virtex-II XC2V250 和 IDT70V92893沈陽(yáng)單片機(jī)開(kāi)發(fā)網(wǎng)幫您精確掌握電子器件的使用細(xì)節(jié)的片選端置低電平以啟動(dòng)這二個(gè)電路，然后

9、再向 IDT70V9289 發(fā)送數(shù)據(jù)，同時(shí)通過(guò) CLKOUT端向 Virtex-II XC2V250 的 CLKIN 發(fā)送時(shí)鐘，以使 Virtex-II XC2V250 定時(shí)讀取數(shù)據(jù)；當(dāng) CY7C68013 發(fā)送 512kbit 后，即改變 A0R-A15R 引腳的值，同時(shí) Virtex-II XC2V250 也通過(guò)內(nèi)置計(jì)數(shù)器定時(shí)改變 A0L-A15L 引腳的值，從而將 CY7C68013 的二個(gè)存儲(chǔ)區(qū)域交換過(guò)來(lái)，然后再按上述方式進(jìn)行讀寫(xiě)，如此循環(huán)下去。只要讀和寫(xiě)的平均速率保持一致，就可以保證數(shù)據(jù)可靠傳輸。應(yīng)用電路框圖如圖 4 所示。這樣做不但充分利用了二個(gè)端口可同時(shí)進(jìn)行存取操作的特點(diǎn)，而且巧妙地避免了同時(shí)對(duì)同一地址進(jìn)行讀寫(xiě)操作的沖突，從而