1、EDA技術(shù)實(shí)用教程概述EDA技術(shù)實(shí)用教程1.1 EDA技術(shù)及其發(fā)展 現(xiàn)代電子設(shè)計(jì)技術(shù)的核心是EDA(Electronic Design Automation)技術(shù)。 EDA技術(shù)使得設(shè)計(jì)者的工作利用硬件描述語(yǔ)言和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。 EDA技術(shù)已是一門綜合性學(xué)科。它融合多學(xué)科于一體，又滲透于各學(xué)科之中，它代表了電子設(shè)計(jì)技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。 EDA技術(shù)的發(fā)展分為三個(gè)階段 20世紀(jì)70年代 20世紀(jì)80年代 20世紀(jì)90年代 1.1 EDA技術(shù)及其發(fā)展進(jìn)入21世紀(jì)后 1、自主知識(shí)產(chǎn)權(quán) 2、仿真和設(shè)計(jì) 九方面的發(fā)展 3、電子技術(shù)全方位納入EDA領(lǐng)域 4、學(xué)科的界限更加模糊、包容

2、 5、更大規(guī)模的FPGA和CPLD器件 6、涵蓋大規(guī)模電子系統(tǒng)及IP核模塊 7、軟硬件IP核得到進(jìn)一步確認(rèn) 8、 SoC高效低成本設(shè)計(jì)技術(shù)的成熟 9、系統(tǒng)級(jí)、行為驗(yàn)證級(jí)硬件描述語(yǔ)言 1.2 EDA技術(shù)實(shí)現(xiàn)目標(biāo)作為EDA技術(shù)最終實(shí)現(xiàn)目標(biāo)的ASIC，可以通過(guò)三種途徑來(lái)完成 1.2 EDA技術(shù)實(shí)現(xiàn)目標(biāo)1. 超大規(guī)?？删幊踢壿嬈骷?FPGA和CPLD是實(shí)現(xiàn)這一途徑的主流器件，特點(diǎn)是直接面向用戶，具有極大的靈活性和通用性， 2. 半定制或全定制ASIC 掩模ASIC 門陣列ASIC 標(biāo)準(zhǔn)單元ASIC 全定制ASIC 3. 混合ASIC CPU、RAM、ROM、硬件加法器、乘法器、鎖相環(huán) 1.3 硬件描述

3、語(yǔ)言VHDL 硬件描述語(yǔ)言HDL是EDA技術(shù)的重要組成部分，常見(jiàn)的HDL有： VHDL Verilog HDL SystemVerilog SystemC VHDL語(yǔ)言具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)效率和可靠性。 1.4 VHDL綜合 設(shè)計(jì)過(guò)程通常從高層次的行為描述開始，以最低層的結(jié)構(gòu)描述結(jié)束，每個(gè)綜合步驟都是上一層次的轉(zhuǎn)換。 自然語(yǔ)言綜合 行為綜合 邏輯綜合 版圖或結(jié)構(gòu)綜合 綜合器就是能夠自動(dòng)將一種設(shè)計(jì)表示形式向另一種設(shè)計(jì)表示形式轉(zhuǎn)換的計(jì)算機(jī)程序，或協(xié)助進(jìn)行手工轉(zhuǎn)換的程序。 C、ASM.程序編譯器和綜合功能比較VHD

4、L/VERILOG.程序 為ASIC設(shè)計(jì)提供的 電路網(wǎng)表文件（a）軟件語(yǔ)言設(shè)計(jì)目標(biāo)流程（b）硬件語(yǔ)言設(shè)計(jì)目標(biāo)流程1.4 VHDL綜合軟件程序編譯器 COMPILER硬件描述語(yǔ)言 綜合器 SYNTHESIZERCPU指令/數(shù)據(jù)代碼：010010 100010 1100VHDL綜合器運(yùn)行流程1.4 VHDL綜合1.5 基于VHDL的自頂向下設(shè)計(jì)方法自頂向下的設(shè)計(jì)流程:1.6 EDA與傳統(tǒng)電子設(shè)計(jì)方法的比較手工設(shè)計(jì)方法缺點(diǎn)： 1)設(shè)計(jì)、調(diào)試十分困難。 2)查找和修改十分不便。 3)大量文檔，不易管理。 4)可移植性差。 5)只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)測(cè)。EDA技術(shù)有很大不同： 1)采用

5、硬件描述語(yǔ)言作為設(shè)計(jì)輸入。 2)庫(kù)(Library)的引入。 3)設(shè)計(jì)文檔的管理。 4)強(qiáng)大的系統(tǒng)建模、電路仿真功能。 5)具有自主知識(shí)產(chǎn)權(quán)。 6)標(biāo)準(zhǔn)化、規(guī)范化及IP核的可利用性。 7)自頂向下設(shè)計(jì)方案。 8)自動(dòng)設(shè)計(jì)、仿真和測(cè)試技術(shù)。 9)對(duì)設(shè)計(jì)者的硬件知識(shí)、經(jīng)驗(yàn)要求低。10)高速性能好（與以CPU為主的電路系統(tǒng)相比） 。11)純硬件系統(tǒng)的高可靠性。1.7 EDA的發(fā)展趨勢(shì) 超大規(guī)模集成電路的集成度和工藝水平不斷提高。 對(duì)系統(tǒng)的集成度不斷提出更高的要求。 高性能的EDA工具，其自動(dòng)化和智能化程度不斷提高，為嵌入式系統(tǒng)設(shè)計(jì)提供了功能強(qiáng)大的開發(fā)環(huán)境。 計(jì)算機(jī)硬件平臺(tái)性能大幅度提高，為復(fù)雜的SoC設(shè)計(jì)提供了物理基礎(chǔ)。系統(tǒng)集成芯片成為IC設(shè)計(jì)的發(fā)展方向習(xí) 題 1-1 EDA技術(shù)與ASIC設(shè)計(jì)和FPGA開發(fā)有什么關(guān)系？ 1-2 與軟件描述語(yǔ)言相比，VHDL有什么特點(diǎn)？ 1-3 什么是綜合？有那些類型？綜合在電子設(shè)計(jì)